芯片封装结构、芯片封装方法及数字隔离器技术

本发明专利技术揭示了一种芯片封装结构、芯片封装方法及数字隔离器，所述所述芯片封装结构包括封装框架及封装于封装框架上的合封芯片，所述封装框架包括分离设置的第一基岛和第二基岛，第一基岛和第二基岛的旁侧对应设有若干相互分离的第一引脚和第二引脚，合封芯片包括封装为一体的第一芯片和第二芯片、及重布线层，所述第一芯片和第二芯片分别位于第一基岛和第二基岛上方，第一芯片与第二芯片通过重布线层电性连接，第一芯片与第一引脚之间通过重布线层与第一连接线电性连接，第二芯片与第二引脚之间通过重布线层与第二连接线电性连接。本发明专利技术提高了封装结构及器件性能的稳定性，降低了常规打线焊接工艺带来的风险，适用于双芯片数字隔离器等器件中。

【技术实现步骤摘要】
芯片封装结构、芯片封装方法及数字隔离器
本专利技术属于芯片封装
，具体涉及一种芯片封装结构、芯片封装方法及数字隔离器。
技术介绍
在半导体电路封装结构中，特别是数字隔离器中，需要将逻辑高电平与逻辑低电平的两个芯片合封，两个芯片之间需要通过导线连接起来，数字隔离器工作时，两个芯片分别处于不同的电压域中。参图1所示为现有技术中的芯片封装结构，其包括封装框架及两个芯片，其中，封装框架包括分离设置的第一基岛11’和第二基岛12’，第一基岛11’和第二基岛12’的旁侧对应设有若干相互分离的第一引脚21’和第二引脚22’，第一基岛11’上封装有第一芯片31’，第二基岛12’上封装有第二芯片32’，第一芯片31’和第二芯片32’之间通过第一连接线41’(中间桥接线)电性连接，第一芯片31’与第一引脚21’之间通过第二连接线42’电性连接，第二芯片32’与第二引脚22’之间通过第三连接线43’电性连接。进一步地，封装框架还包括与第一基岛11’相连的第一支撑脚111’、及与第二基岛12’相连的第二支撑脚121’。现有技术的芯片封装结构中，对本文档来自技高网...

【技术保护点】
1.一种芯片封装结构，其特征在于，所述芯片封装结构包括封装框架及封装于封装框架上的合封芯片，所述封装框架包括分离设置的第一基岛和第二基岛，第一基岛和第二基岛的旁侧对应设有若干相互分离的第一引脚和第二引脚，合封芯片包括封装为一体的第一芯片和第二芯片、及重布线层，所述第一芯片和第二芯片分别位于第一基岛和第二基岛上方，第一芯片与第二芯片通过重布线层电性连接，第一芯片与第一引脚之间通过重布线层与第一连接线电性连接，第二芯片与第二引脚之间通过重布线层与第二连接线电性连接。/n

【技术特征摘要】
1.一种芯片封装结构，其特征在于，所述芯片封装结构包括封装框架及封装于封装框架上的合封芯片，所述封装框架包括分离设置的第一基岛和第二基岛，第一基岛和第二基岛的旁侧对应设有若干相互分离的第一引脚和第二引脚，合封芯片包括封装为一体的第一芯片和第二芯片、及重布线层，所述第一芯片和第二芯片分别位于第一基岛和第二基岛上方，第一芯片与第二芯片通过重布线层电性连接，第一芯片与第一引脚之间通过重布线层与第一连接线电性连接，第二芯片与第二引脚之间通过重布线层与第二连接线电性连接。


2.根据权利要求1所述的芯片封装结构，其特征在于，所述合封芯片包括：
第一芯片和第二芯片；
封装体，用于封装第一芯片和第二芯片，所述第一芯片的上表面和第二芯片的上表面露出至封装体外部；
第一绝缘层，位于封装体、第一芯片及第二芯片的上表面上，且第一绝缘层上形成有若干贯穿至第一芯片上表面的第一窗口及若干贯穿至第二芯片上表面的第二窗口；
重布线层，位于第一绝缘层上及第一窗口、第二窗口内，重布线层与第一芯片和第二芯片分别电性连接；
第二绝缘层，位于重布线层上。


3.根据权利要求2所述的芯片封装结构，其特征在于，所述第二绝缘层上形成有若干贯穿至第一芯片旁侧重布线层上的第三窗口及若干贯穿至第二芯片旁侧重布线层上的第四窗口，所述第一芯片与第一引脚通过贯穿第三窗口的第一连接线电性连接，第二芯片与第二引脚通过贯穿第四窗口的第三连接线电性连接。


4.根据权利要求2所述的芯片封装结构，其特征在于，所述第一芯片的上表面和第二芯片的上表面与封装体上表面平齐设置、或第一芯片的上表面和第二芯片的上表面凸出于封装体上表面设置。


5.根据权利要求3所述的芯片封装结构，其特征在于，所述封装框架还包括与第一基岛相连的第一支撑脚、及与第二基岛相连的第二支撑脚，所述第一芯片与第一支撑脚通过贯穿第三窗口的第一连接线电性连接，第二芯片与第二支撑脚通过贯穿第四窗口的第三连接线电性连接。

【专利技术属性】
技术研发人员：解燕旗，
申请(专利权)人：思瑞浦微电子科技苏州股份有限公司，
类型：发明
国别省市：江苏;32