半导体器件及其形成方法技术

本发明专利技术提供了一种半导体器件及其形成方法。在本发明专利技术提供了一种新的半导体器件的形成方法中，通过将现有技术中的形成高K金属栅CMOS器件中的单晶硅栅极层替换为非晶硅栅极层，并通过对非晶硅栅极层进行退火处理，从而使非晶硅栅极中的非晶硅再结晶形成多晶硅栅极。由于CMOS器件中栅极堆叠层的有效电阻与晶硅栅中的掺杂离子浓度的均匀性，以及掺杂离子的渗透程度有关，因此，可以通过将非晶硅进行退火处理，从而得到对掺杂离子具有高渗透力的多晶硅，在该多晶硅中掺杂P型或N型离子后能够获得相对更加均匀的掺杂浓度，由此提高最终的CMOS器件中栅极结构的多晶硅栅极层中的掺杂离子浓度的均匀度，以及掺杂离子的渗透程度，进而减小栅极电阻。

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体
，特别涉及一种半导体器件及其形成方法。
技术介绍
半导体器件制造因此变得越来越具有挑战性，并且朝着物理上可能的极限推进。在制造典型栅极尺寸小于50nm的CMOS器件时，所谓的高k金属栅极技术已经普及。根据高k金属栅极制造工艺流程，包括在栅电极中的绝缘层由高k材料构成。这与常规的氧化物/多晶硅(poly/SiON)方法相反，在常规的氧化物/多晶硅方法中，栅电极绝缘层通常由氧化物构成，在基于硅的器件情况下优选二氧化硅或氮氧化硅。目前，在半导体制造工艺流程中实现高k金属栅极的工艺方法有栅极工艺，其制造工艺流程类似于传统poly/SiON方法过程中采取的流程。首先形成栅电极，包括高k电介质膜和单晶硅栅极，继之以后续的晶体管制造阶段，例如，源极区域和漏极区域的限定、部分衬底表面的硅化、金属化等等。目前，在采用先栅工艺形成半导体器件的过程中，由于单晶硅栅极对掺杂硼离子的非均匀性和低渗透性，导致半导体器件的栅极电阻增大，从而提高了半导体器件的工作电压。
技术实现思路
本专利技术的目的在于本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：/n提供一半导体衬底，所述半导体衬底上依次堆叠有界面层、高K介质层和栅极堆叠层，所述栅极堆叠层包括金属栅极层和位于所述金属栅极层上的非晶硅栅极层；/n对所述非晶硅栅极层进行退火处理，以使所述非晶硅栅极层转换为多晶硅栅极层；/n对所述多晶硅栅极层进行离子注入。/n

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：
提供一半导体衬底，所述半导体衬底上依次堆叠有界面层、高K介质层和栅极堆叠层，所述栅极堆叠层包括金属栅极层和位于所述金属栅极层上的非晶硅栅极层；
对所述非晶硅栅极层进行退火处理，以使所述非晶硅栅极层转换为多晶硅栅极层；
对所述多晶硅栅极层进行离子注入。


2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述金属栅极层的材料包含氮化钛，所述高K介质层的材料包括二氧化铪。


3.如权利要求1所述的半导体器件的形成方法，其特征在于，在所述多晶硅栅极层中注入的离子为P型离子或N型离子。


4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述退火工艺为毫秒退火工艺。


5.如权利要求4所述的半导体器件的形成方法，其特征在于，所述毫秒退火工艺的工艺条件为：工艺温度范围为：900℃～1300℃。


6.如权利要求1所述的半导体器件的形成方法，其特征在于，在所述半导体衬底上形成栅极堆叠层的步骤包括：
在所述高K介质层上沉积金属栅极层，并对所述金属栅极层进行减薄处理，以使得所述金属栅极层的厚度达到第一目标厚度；
在所述第一目标厚度的金属栅极层上沉积非晶硅栅极层，并对所述非晶硅栅极层进行顶部平坦化处理，直至所述非晶硅栅极层的厚度达到第二目标厚度。


7.如权利要求6所述的半导体器件的形成方法，其特征在于，所述第一目标厚度与所述第二目标厚度的比值范围为1：5。

【专利技术属性】
技术研发人员：李高原，顾林，何亮亮，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31