集成电路器件及其制备方法技术

本申请提供一种集成电路器件及其制备方法，涉及半导体技术领域，通过简单的工艺便可形成对相邻两个晶体管漏电流通路抑制的隔离段。该集成电路器件，包括：衬底以及凸出于所述衬底上的鳍片，所述集成电路器件还包括两个相邻的晶体管，所述两个相邻的晶体管将所述鳍片上间隔的两段部分作为各自的沟道；其中，所述鳍片的位于所述间隔的两段部分之间的一部分被加工得到隔离段，所述隔离段用于抑制所述两个相邻的晶体管的两个沟道间的电流传递。

【技术实现步骤摘要】
【国外来华专利技术】集成电路器件及其制备方法
本申请涉及半导体
，尤其涉及一种集成电路器件及其制备方法。
技术介绍
在集成电路设计与制造时，为降低晶体管的漏电流，排放在一起的相邻晶体管之间需形成隔离段。如图1所示，以两个晶体管为例，当该两个晶体管被设计排放在一起的时候，两个晶体管的有源区50不能直接连接在一起，通常需要在两个晶体管间形成隔离段70，以使两个晶体管能分别独立工作，电学特性以及逻辑运算互不影响。因此，如何实现晶体管之间的隔离是非常重要的技术点。
技术实现思路
本申请提供一种集成电路器件及其制备方法，通过简单的工艺便可形成对相邻两个晶体管漏电流通路抑制的隔离段。为达到上述目的，本申请采用如下技术方案：本申请的第一方面，提供一种集成电路器件，包括：衬底以及凸出于衬底上的鳍片，集成电路器件还包括两个相邻的晶体管，两个相邻的晶体管将鳍片上间隔的两段部分作为各自的沟道；其中，鳍片的位于间隔的两段部分之间的一部分被加工得到隔离段，隔离段用于抑制两个相邻的晶体管的两个沟道间的电流传递。通过简单的工艺对鳍片的位于间隔的两段部分之间的一部分进行本文档来自技高网...

【技术保护点】
一种集成电路器件，其特征在于，包括：衬底以及凸出于所述衬底上的鳍片，所述集成电路器件还包括两个相邻的晶体管，所述两个相邻的晶体管将所述鳍片上间隔的两段部分作为各自的沟道；/n其中，所述鳍片的位于所述间隔的两段部分之间的一部分被加工得到隔离段，所述隔离段用于抑制所述两个相邻的晶体管的两个沟道间的电流传递。/n

【技术特征摘要】
【国外来华专利技术】一种集成电路器件，其特征在于，包括：衬底以及凸出于所述衬底上的鳍片，所述集成电路器件还包括两个相邻的晶体管，所述两个相邻的晶体管将所述鳍片上间隔的两段部分作为各自的沟道；
其中，所述鳍片的位于所述间隔的两段部分之间的一部分被加工得到隔离段，所述隔离段用于抑制所述两个相邻的晶体管的两个沟道间的电流传递。


如权利要求1所述的集成电路器件，其特征在于，所述鳍片包括第一半导体层，其中，所述隔离掺杂有惰性原子，或者，所述隔离段中的第一半导体层的厚度小于所述两个相邻的晶体管的沟道的厚度。


如权利要求1或2所述的集成电路器件，其特征在于，所述鳍片包括交替设置的第一半导体层和辅助层，所述辅助层包括栅极材料层和包裹于所述栅极材料层外的栅介质材料层，所述隔离段和所述沟道形成于所述第一半导体层中。


如权利要求2或3所述的集成电路器件，其特征在于，惰性原子包括：氢原子、氧原子、氮原子、碳原子、硅原子中的至少一种。


一种集成电路器件的制备方法，其特征在于，包括：
在衬底上形成凸出于所述衬底的鳍片；
形成至少两个第一假栅和至少一个第二假栅；至少两个所述第一假栅和至少一个所述第二假栅沿栅长方向排布，且每个所述第二假栅位于相邻的两个所述第一假栅之间；所述第一假栅和所述第二假栅均与所述鳍片的相对的两个侧面以及顶面接触；
形成层间绝缘层，所述层间绝缘层的上表面与所述第一假栅和所述第二假栅的上表面齐平；
至少将所述第二假栅去除，并对所述鳍片的所述第二假栅去除后露出的部分进行处理以形成隔离段，以抑制电流在所述鳍片的所述第二假栅去除后露出的部分传递。


如权利要求5所述的集成电路器件的制备方法，其特征在于，所述鳍片包括第一半导体层；
对所述鳍片的所述第二假栅去除后露出的部分进行处理，以抑制电流在所述鳍片的所述第二假栅去除后露出的部分传递，形成隔离段，包括：
采用等离子体处理、等离子体注入、离子注入中的一种工艺，对所述第一半导体层中所述第二假栅去除后露出的部分进行惰性原子掺杂，使所述第一半导体层中露出的部分绝缘化。


如权利要求6所述的集成电路器件的制备方法，其特征在于，所述惰性原子包括：氢原子、氧原子、氮原子、碳原子、硅原子中的至少一种。


如权利要求5所述的集成电路器件的制备方法，其特征在于，所述鳍片包括第一半导体层；
对所述鳍片的所述第二假栅去除后露出的部分进行处理，以抑制电流在所述鳍片的所述第二假栅去除后露出的部分传递，形成隔离段，包括：
采用刻蚀工艺，对所述...

【专利技术属性】
技术研发人员：朴善钦，马小龙，刘燕翔，汪大祥，陈赞锋，夏禹，陈华彬，周永杰，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东;44