高介电金属栅极制造方法技术

本申请提供高介电金属栅极制造方法，通过在底部阻挡层上形成盖帽层，则在虚拟多晶硅的去除过程中底部阻挡层被所述盖帽层保护，然后再去除所述盖帽层，则在伪栅极结构去除过程中不会消耗底部阻挡层，而不会导致底部阻挡层厚度变薄的问题，从而保证其对Al原子穿透效应的阻碍作用，而保证半导体器件性能，并工艺简单且易于实现，也无需增加额外光罩。

【技术实现步骤摘要】
高介电金属栅极制造方法
本申请涉及半导体集成电路技术，具体涉及高介电金属栅极制造方法。
技术介绍
在半导体集成电路领域，随着技术的发展，CMOS组件特征尺寸不断缩小，栅氧化层的厚度不断微缩。然而栅氧化层厚度过薄会引发载流子隧穿效应明显，导致栅极漏电流迅速增加。高介电金属栅极结构为包括高介电常数层和金属栅的栅极结构，通常缩写为HKMG，可有效增加栅氧化层的物理厚度，从而大幅降低栅氧化层的漏电流。由于高介电氧化物与半导体衬底如硅衬底之间存在费米钉扎效应等界面问题，栅极材料须选择金属，因此，栅极与硅基底之间的功函数差会受到金属材料功函数的影响。所述金属栅的材料包括Al，Al原子在金属栅极中的扩散会导致MOSFET器件的阈值电压难以控制。在技术上，通常会采用阻挡层(barriermetal)阻止Al原子在金属堆叠中的扩散，但在现有技术中，占位多晶硅栅极去除(DPR,dummypolyremove)的过程会消耗阻挡层金属，导致阻挡层厚度变薄，对Al原子穿透效应的阻碍作用随之变差，从而进一步引起器件变异的行为变差。>专利技术内本文档来自技高网...

【技术保护点】
1.一种高介电金属栅极制造方法，其特征在于，包括：/n步骤一、提供半导体衬底，在半导体衬底表面形成栅介质层，所述栅介质层包括高介电常数层和底部阻挡层，所述底部阻挡层位于所述高介电常数层的上部；/n步骤二、在所述栅介质层表面形成盖帽层；/n步骤三、在所述盖帽层表面形成非晶硅层；/n步骤四、光刻定义出栅极的形成区域，根据光刻定义进行刻蚀形成伪栅极结构；/n步骤五、完成伪栅极结构去除之前的金属栅前工艺步骤，所述金属栅前工艺步骤包括多次热处理，所述热处理会将所述伪栅极结构中的非晶硅层的非晶硅进行晶化并形成虚拟多晶硅；/n步骤六、去除所述虚拟多晶硅；/n步骤七、去除所述盖帽层；以及/n步骤八、在所述伪栅...

【技术特征摘要】
1.一种高介电金属栅极制造方法，其特征在于，包括：
步骤一、提供半导体衬底，在半导体衬底表面形成栅介质层，所述栅介质层包括高介电常数层和底部阻挡层，所述底部阻挡层位于所述高介电常数层的上部；
步骤二、在所述栅介质层表面形成盖帽层；
步骤三、在所述盖帽层表面形成非晶硅层；
步骤四、光刻定义出栅极的形成区域，根据光刻定义进行刻蚀形成伪栅极结构；
步骤五、完成伪栅极结构去除之前的金属栅前工艺步骤，所述金属栅前工艺步骤包括多次热处理，所述热处理会将所述伪栅极结构中的非晶硅层的非晶硅进行晶化并形成虚拟多晶硅；
步骤六、去除所述虚拟多晶硅；
步骤七、去除所述盖帽层；以及
步骤八、在所述伪栅极结构去除的区域形成金属栅。


2.如权利要求1所述的高介电金属栅极制造方法，其中：
所述盖帽层的材质为氧化硅。


3.如权利要求1所述的高介电金属栅极制造方法，其中：
采用湿法刻蚀工艺去除所述虚拟多晶硅。


4.如权利要求1所述的高介电金属栅极制造...

【专利技术属性】
技术研发人员：白文琦，黄志森，胡展源，张瑜，杨会山，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海;31