位于SOI衬底上的具有沟槽改进的电流路径的高压二极管制造技术

本发明专利技术题为“位于SOI衬底上的具有沟槽改进的电流路径的高压二极管”。本发明专利技术公开了一种半导体器件，该半导体器件可包括绝缘体上硅(SOI)衬底和形成于SOI衬底上的二极管，该二极管包括阴极区域和阳极区域。该半导体器件可包括至少一个击穿电压沟槽，该至少一个击穿电压沟槽设置在阴极区域的边缘处，并且位于阴极区域与阳极区域之间。

【技术实现步骤摘要】
位于SOI衬底上的具有沟槽改进的电流路径的高压二极管相关申请的交叉引用本申请要求于2019年6月24日提交的美国专利申请号16/450,298的优先权。该申请全文以引用方式并入本文。
本说明书涉及用于绝缘体上硅(SOI)器件的二极管。
技术介绍
二极管的击穿电压(BV)(其中在二极管反向偏置时出现大反向电流流动)是管制二极管的潜在用途的基本二极管特性。例如，可能期望将二极管用作阻塞二极管，或者用于静电放电(ESD)保护。在这些和类似的能力中，可能期望确保在二极管处出现的最大反向电压小于该二极管的击穿电压。在绝缘体上硅(SOI)技术中，体硅覆盖有绝缘体，该绝缘体本身覆盖有另一硅层，在该另一硅层上形成有器件和其他结构。SOI技术具有与电路和器件的小型化相关的多个已知优点。例如，通过居间绝缘体将电路与体硅隔离导致较低的寄生电容、较低的泄漏电流和较高的功率效率。还期望在单个SOI衬底上形成不同类型的电路，以便进一步寻求小型化，增加电路的速度和可靠性，促进电路之间的互连，并且使相关联的制造处理更加高效且划算。例如，可以在单本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n绝缘体上硅SOI衬底；/n形成于所述SOI衬底上的二极管，所述二极管包括阴极区域和阳极区域；和/n至少一个击穿电压沟槽，所述至少一个击穿电压沟槽设置在所述阴极区域的边缘处，并且位于所述阴极区域与所述阳极区域之间。/n

【技术特征摘要】
20190624 US 16/450,2981.一种半导体器件，包括：
绝缘体上硅SOI衬底；
形成于所述SOI衬底上的二极管，所述二极管包括阴极区域和阳极区域；和
至少一个击穿电压沟槽，所述至少一个击穿电压沟槽设置在所述阴极区域的边缘处，并且位于所述阴极区域与所述阳极区域之间。


2.根据权利要求1所述的半导体器件，其中所述至少一个击穿电压沟槽与所述阴极区域相邻，并且在所述SOI衬底的绝缘体的方向上延伸超过所述阴极区域。


3.根据权利要求2所述的半导体器件，其中所述至少一个击穿电压沟槽在所述绝缘体的方向上延伸，并且在所述阴极区域与所述阳极区域之间引起穿过所述SOI衬底的电流路径。


4.根据权利要求1所述的半导体器件，其中所述至少一个击穿电压沟槽包括至少两个击穿电压沟槽，包括位于所述阴极区域的所述边缘处的第一击穿电压沟槽和位于所述第一击穿电压沟槽与所述阳极区域之间的第二击穿电压沟槽。


5.根据权利要求1所述的半导体器件，其中所述阳极区域包括短接到所述二极管的阳极的相反掺杂类型的区域，所述阳极充当横向双极结型晶体管BJT的基极，所述相反掺杂类型的区域充当横向BJT的集电极。


6.根据权利要求1所述的半导体器件，其中所述至少一个击穿电压沟槽包括其中形成有气隙的绝缘材料。


7.根据权利要求1所述的半导体器件，还包括竖直场板，所述竖直场板...

【专利技术属性】
技术研发人员：J·皮杰卡克，M·阿加姆，J·C·J·杰森斯，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：美国;US