可减少难编程的存储单元编程干扰的编程方法技术

一种可减少难编程的存储单元编程干扰的编程方法，包括以下步骤：步骤S1、采用编程电压，对NAND FLASH的存储区域的存储单元进行编程操作；步骤S2、采用第一校验电压，对被编程的存储单元进行第一校验操作，若校验成功，则进入步骤S3；若校验失败，则回到步骤S1；步骤S3、采用第二校验电压，对被编程的存储单元进行第二校验操作，若校验成功，则结束；若校验失败，则进入步骤S4；其中，第一校验电压小于第二校验电压；步骤S4、对所述循环次数加1计数，如所述循环次数计数达到预设次数阈值则结束；若否，则执行步骤S5；步骤S5、提高编程电压，然后回到步骤S1。本发明专利技术的编程方法设计新颖，可有效减少编程干扰。

【技术实现步骤摘要】
可减少难编程的存储单元编程干扰的编程方法
本专利技术涉及存储器领域，尤其涉及一种可减少难编程的存储单元编程干扰的NANDFLASH的编程方法，其中，难编程的存储单元就是在同一编程条件下，大部分储存单元都编程成功了，但是个别的存储单元一直都校验失败，定义这些为难编程的存储单元。
技术介绍
在NANDFLASH的应用中，存储单元是采用浮栅结构(floatinggate)，将电子放置在浮栅结构中被认为是编程/写入操作，而去除电子被认为是擦除操作。擦除操作和编程操作的原理均为F-N遂穿原理。擦除操作具体为：对栅极施加0V，而对衬底施加高压(以18V为例)，使得被擦除的存储单元的阈值电压为负值；编程操作具体为：对栅极施加高压，而对衬底施加0V，使得被编程的存储单元的阈值电压为正值。具体来说，如图1所示，在对存储单元100进行编程时，对其栅极施加18V的电压Vpgm，对衬底施加0V的电压。在此情况下，该单元所在的行上所有的存储单元均会受到编程干扰(pgmdisturb)，即存储单元200的栅极的电压均为18V，因此需要对其他列施加一个电压通常是对漏极施加10V的电压，用于减弱编程干扰(pgmdisturb)，其他未选中行的存储单元300会受到传输干扰(passdisturb)，为了减弱这个影响，需要对其他未选中行的存储单元300的栅极施加一个栅极电压(即passvoltage)。由于Nand-flash芯片制造中，可能会出现个别的存储单元的性能较差；或个别储存单元经过多次编程，其性能会变差，变现为难以编程，称之为难编程的储存单元。现有编程操作会对这些存储单元进行多次编程，这导致该存储单元会受到多次编程干扰和传输干扰。可以理解为，由于个别储存单元难以编程，需要进行多次编程，而多次编程会造成对周围正常的存储单元造成多次编程干扰和传输干扰。干扰的本质就是对存储单元进行编程/擦除操作，对储存单元编程/擦除的次数越多，会导致其寿命减少，常见的为100K次的编程/擦除，这将大大降低效率和缩短使用寿命。在图2示出的现有技术的NANDFLASH编程方法示意图中，包括以下步骤：步骤S1、对NANDFLASH的存储区域进行初始化读操作；在本步骤中，利用0V电压对存储区域进行初始化读取，若该存储区域的存储单元无需编程，则结束，若该存储区域的存储单元需要编程，则进入下一步骤；步骤S2、采用编程电压，对存储区域的存储单元进行编程操作；在本步骤中，通常来说，编程操作时，施加于存储区域中存储单元的编程电压Vpgm为17V，为了减弱编程干扰，施加于存储区域中与被编程的存储单元不同行存储单元的传输电压Vpass为8.5V；步骤S3、对被编程的存储单元进行校验操作；在本步骤中，通常来说，校验操作时，施加于被编程的存储单元的校验电压为1V。若校验成功，则结束；若校验失败，则跳转至下一步骤；步骤S4、判断被编程的存储单元是否需要编程，若是，则结束，若否，则提高编程电压，跳转步骤S2，其中，具体可根据芯片的实际情况，并且不同芯片会给出不同编程电压增加幅度。如图3所示，图3示出了图2所示的编程方法具体实施时的流程简图。在本步骤中，被编程的存储单元若一直编程不成功，会不断进行循环操作。为了避免遭遇死循环，会将循环次数进行设置，一般地，循环次数设置为12次。在这个过程中，编程电压不断提高，如第一次采用17V，第二次采用18V，第三次采用19V，但传输电压Vpass和校验电压保持不变(大约8.5V)，如图3所示。由于上述现有技术采用固定的校验电压，若存储区域中出现一些难编程的存储单元，则需要编程12次，那么当前存储区域会受到12次的编程干扰以及传输干扰，恶劣情况下，8.5V的传输干扰的次数可达到370次。
技术实现思路
本专利技术针对以上技术问题，提供一种可减少难编程的存储单元编程干扰的编程方法，可以减少难编程的存储单元多次编程操作及其数据传输所产生的干扰，提高NANDFLASH的编程效率。本专利技术所提出的技术方案如下：本专利技术提出了一种可减少难编程的存储单元编程干扰的编程方法，包括以下步骤：步骤S0、对NANDFLASH的存储区域进行初始化读操作，设置循环次数为0；步骤S1、采用编程电压，对NANDFLASH的存储区域的存储单元进行编程操作；步骤S2、采用第一校验电压，对被编程的存储单元进行第一校验操作，若校验成功，则进入步骤S3；若校验失败，则回到步骤S1；步骤S3、采用第二校验电压，对被编程的存储单元进行第二校验操作，若校验成功，则结束；若校验失败，则进入步骤S4；其中，第一校验电压小于第二校验电压；步骤S4、对所述循环次数加1计数，如所述循环次数计数达到预设次数阈值则结束；若否，则执行步骤S5；步骤S5、提高编程电压，然后回到步骤S1。本专利技术上述的编程方法中，步骤S1还包括：对存储区域中与被编程的存储单元不同行的存储单元施加传输电压。本专利技术上述的编程方法中，步骤S5还包括：在提高编程电压，然后回到步骤S1的同时，还提高所述传输电压。本专利技术上述的编程方法中，所述提高传输电压为提高传输电压为原来传输电压的5％-20％。本专利技术上述的编程方法中，在所述步骤S5中，所述提高编程电压为提高编程电压0.5V。本专利技术上述的编程方法中，所述第一校验电压为0.8V，所述第二校验电压为1V。本专利技术上述的编程方法中，在所述步骤S0中，还包括：设置传输电压为6V。本专利技术上述的编程方法中，在所述步骤S0中，还包括：将预设次数阈值设置为2、3或4。本专利技术上述的编程方法中，预设次数阈值为3。实施本专利技术提供的可减少难编程的存储单元编程干扰的编程方法，通过采用多级校验，减少了编程干扰和传输干扰次数。同时，通过逐步提高编程电压和传输电压，进一步减弱多次编程产生的干扰。本专利技术的NANDFLASH的编程方法设计新颖，实用性强，可有效减少难编程的存储单元对NANDFLASH的编程干扰。附图说明图1示出了一种NANDFLASH的位置示意图；图2示出了现有技术NANDFLASH的编程方法流程示意图；图3示出了图2所示的编程方法的流程简图；图4示出了本专利技术优选实施例的NANDFLASH的编程方法的流程图；图5示出了本专利技术另一实施例的NANDFLASH的编程方法的流程图。具体实施方式就现有编程方法存在的干扰问题，本专利技术提出了一种NANDFLASH的编程方法，为了便于本领域技术人员理解和实施本专利技术，下面将结合附图及具体实施例对本专利技术的技术目的、技术方案以及技术效果进行进一步详细的阐述。如图4所示，图4示出了本专利技术优选实施例的NANDFLASH的编程方法的流程图。该NANDFLASH的编程方法，包括以下步骤：开始于框401，在框402中初始化读操作(步骤S0)，利用0V电压对存储区域进行初始化读取，若该存储区域的存储单元读出为“0”则本文档来自技高网...

【技术保护点】
1.一种可减少难编程的存储单元编程干扰的编程方法，其特征在于，包括以下步骤：/n步骤S0、对NAND FLASH的存储区域进行初始化读操作，设置循环次数为0；/n步骤S1、采用编程电压，对NAND FLASH的存储区域的存储单元进行编程操作；/n步骤S2、采用第一校验电压，对被编程的存储单元进行第一校验操作，若校验成功，则进入步骤S3；若校验失败，则回到步骤S1；/n步骤S3、采用第二校验电压，对被编程的存储单元进行第二校验操作，若校验成功，则结束；若校验失败，则进入步骤S4；其中，第一校验电压小于第二校验电压；/n步骤S4、对所述循环次数加1计数，如所述循环次数计数达到预设次数阈值则结束；若否，则执行步骤S5；/n步骤S5、提高编程电压，然后回到步骤S1。/n

【技术特征摘要】
1.一种可减少难编程的存储单元编程干扰的编程方法，其特征在于，包括以下步骤：
步骤S0、对NANDFLASH的存储区域进行初始化读操作，设置循环次数为0；
步骤S1、采用编程电压，对NANDFLASH的存储区域的存储单元进行编程操作；
步骤S2、采用第一校验电压，对被编程的存储单元进行第一校验操作，若校验成功，则进入步骤S3；若校验失败，则回到步骤S1；
步骤S3、采用第二校验电压，对被编程的存储单元进行第二校验操作，若校验成功，则结束；若校验失败，则进入步骤S4；其中，第一校验电压小于第二校验电压；
步骤S4、对所述循环次数加1计数，如所述循环次数计数达到预设次数阈值则结束；若否，则执行步骤S5；
步骤S5、提高编程电压，然后回到步骤S1。


2.根据权利要求1所述的编程方法，其特征在于，步骤S1还包括：对存储区域中与被编程的存储单元不同行的存储单元施加传输电压。


3...

【专利技术属性】
技术研发人员：徐明揆，刘梦，
申请(专利权)人：深圳市芯天下技术有限公司，
类型：发明
国别省市：广东;44