用于增强图案化的停止蚀刻层沉积制造技术

提出了用于选择性沉积蚀刻停止层以在半导体制造期间增强图案化的方法、系统和计算机程序。一种方法包括以下操作：在衬底的基材(M1)的顶部添加光致抗蚀剂材料(M2)，M2限定用于在M1上方不存在M2的区域中蚀刻M1的图案。该方法还包括以下操作：在添加M2后，用氧化物材料(M3)保形地覆盖衬底；以及在所述保形地覆盖后，用填充材料M4对所述衬底进行间隙填充。此外，在所述间隙填充之后，使停止蚀刻材料(M5)选择性地在M3的暴露表面上生长而不在M4的表面上生长。另外，该方法还包括以下操作：在选择性地生长M5之后，从所述衬底上去除M4；以及在去除M4之后蚀刻所述衬底，以将所述图案转移到M1中。M5添加了蚀刻保护，从而能够更深地蚀刻到M1中。

【技术实现步骤摘要】
【国外来华专利技术】用于增强图案化的停止蚀刻层沉积优先权主张本申请要求于2018年5月7日提交的美国专利申请No.15/972,918的优先权权益，其全部内容通过引用合并于此。
本文公开的主题通常涉及用于半导体制造装置中的半导体蚀刻的方法、系统和程序。在一些示例中，在半导体制造装置的操作期间提供沉积控制和半导体蚀刻。
技术介绍
半导体制造已经看到关键尺寸(CD)的减小和多重图案化成本的指数级增加。半导体制造行业正在向极端紫外线光刻(EUV)图案过渡，以实现通过较少的处理步骤获得较小的CD特征。在许多情况下，EUV光致抗蚀剂(PR)材料以约2：1的深宽比被图案化到硅基材料上。在EUV工艺期间，当不均匀性导致整个晶片的深宽比变化时，可能发生不期望的效果。当将图案转移到底层时，EUV半导体制造过程中可能会出现另一个问题，其受限于EUVPR承受定义图案的蚀刻工艺的能力。结果，EUVPR很快被消耗，并且不能有效地用于定义底层内的深的图案。另一个问题是由于EUV可能不会一直穿透到线的底部，因而需要非常厚的EUVPR来成功地将图案成功转移到底层，本文档来自技高网...

【技术保护点】
1.一种方法，其包括：/n在衬底的基材(M1)的顶部添加光致抗蚀剂材料(M2)，M2限定用于在M1上方不存在M2的区域中蚀刻M1的图案；/n在添加M2后，用氧化物材料(M3)保形地覆盖所述衬底；/n在所述保形地覆盖后，用填充材料M4对所述衬底进行间隙填充；/n在所述间隙填充之后，使停止蚀刻材料(M5)选择性地在M3的暴露表面上生长而不在M4的表面上生长；/n在选择性地生长M5之后，从所述衬底上去除M4；以及/n在去除M4之后蚀刻所述衬底，以将所述图案转移到M1中，其中M5添加了蚀刻保护，从而比在没有M5的情况下使用M2时能够更深地蚀刻到M1中。/n

【技术特征摘要】
【国外来华专利技术】20180507 US 15/972,9181.一种方法，其包括：
在衬底的基材(M1)的顶部添加光致抗蚀剂材料(M2)，M2限定用于在M1上方不存在M2的区域中蚀刻M1的图案；
在添加M2后，用氧化物材料(M3)保形地覆盖所述衬底；
在所述保形地覆盖后，用填充材料M4对所述衬底进行间隙填充；
在所述间隙填充之后，使停止蚀刻材料(M5)选择性地在M3的暴露表面上生长而不在M4的表面上生长；
在选择性地生长M5之后，从所述衬底上去除M4；以及
在去除M4之后蚀刻所述衬底，以将所述图案转移到M1中，其中M5添加了蚀刻保护，从而比在没有M5的情况下使用M2时能够更深地蚀刻到M1中。


2.根据权利要求1所述的方法，其中，在去除M4之后蚀刻所述衬底还包括：
蚀刻所述衬底中M3的暴露表面；以及
继续蚀刻所述衬底以将所述图案转移到M1中。


3.根据权利要求1所述的方法，其中，M2是碳基材料。


4.根据权利要求1所述的方法，其中，M3是二氧化硅或氧化铝中的一种。


5.根据权利要求1所述的方法，其中M4是碳。


6.根据权利要求1所述的方法，其中M5是金属氧化物或氧氮化物。


7.根据权利要求1所述的方法，其中，用M3保形地覆盖所述衬底还包括：
执行低损伤等离子体增强的原子层沉积。


8.根据权利要求1所述的方法，其中，用填充材料M4对所述衬底进行间隙填充还包括：
交替沉积M4和蚀刻M4以填充所述衬底中的间隙。


9.根据权利要求1所述的方法，其中，选择性地生长M5还包括：
利用原子层沉积工艺来沉积M5。


10.根据权利要求1所述的方法，其中，从所述衬底去除M4还包括：
进行等离子体灰化以去除M4。


11.一种半导体制造装置，其包括：
处理室；和
控制器，...

【专利技术属性】
技术研发人员：纳格拉杰·尚卡尔，卡普·瑟里什·雷迪，乔恩·亨利，张鹏翼，伊尔哈姆·莫希米，巴文·贾里瓦拉，阿尔潘·普拉文·毛洛瓦拉，
申请(专利权)人：朗姆研究公司，
类型：发明
国别省市：美国;US