三维存储器及其制备方法技术

本发明专利技术提供一种三维存储器及其制备方法，该三维存储器包括背部介质层、设置于背部介质层上的半导体衬底、形成于半导体衬底上的第一沟槽和第二沟槽、形成于第一沟槽中的第一半导体材料层、形成于第一半导体材料层及半导体衬底的共同表面的第二半导体材料层、形成于所述第二半导体材料层上的栅极叠层结构；依次贯穿栅极叠层结构、第二半导体材料层并填充于第二沟槽中的分隔槽填充层以及贯穿背部介质层并与第一半导体材料层接触的导电柱。利用本发明专利技术，通过在栅线缝隙的下方形成沟槽来增加在沟槽处的牺牲材料层的厚度，从而可以增大栅线缝隙蚀刻时的工艺窗口，降低工艺难度；同时由于省去了牺牲材料层上方的顶部多晶硅层，不会影响器件的电性。

【技术实现步骤摘要】
三维存储器及其制备方法
本专利技术属于半导体设计及制造领域，特别是涉及三维存储器及其制备方法。
技术介绍
在三维存储器(3DNAND)的双堆栈(dualstack)工艺中，沟道孔蚀刻完成后，接着在沟道孔中沉积ONO(氧化硅-氮化硅-氧化硅)结构的功能侧壁以及牺牲多晶硅层(SACPoly)，然后进行深孔刻蚀，以将沟道孔底部的ONOP(多晶硅层和功能侧壁)打开，形成P阱和通道多晶硅(ChannelPoly，也即沟道层)的电路回路。由于应力等因素的影响，上沟道孔(UpperChannelHole，UCH)与下沟道孔(LowerChannelHole，LCH)很难对准，上下两层沟道孔的套刻精度窗口(OverlayWindow)存在偏移(shift)，在进行深孔蚀刻时会导致上下堆叠结构的结合处的功能侧壁破坏，从而导致最终的存储单元电性受到影响，导致晶圆测试(WaferSort)良率低或可靠性失效，而无深孔蚀刻(SONOLess)结构可以避免3DNAND由于层数增加带来的深孔蚀刻的挑战；背部引出(BacksidePickUp)可以避免在栅线缝隙中填充导电材本文档来自技高网...

【技术保护点】
1.一种三维存储器，其特征在于，所述三维存储器包括：/n背部介质层；/n半导体衬底，设置于所述背部介质层上；/n第一沟槽，形成于所述半导体衬底上，且所述第一沟槽暴露出所述背部介质层的表面；/n第二沟槽，形成于所述半导体衬底上，且所述第二沟槽暴露出所述背部介质层的表面；/n第一半导体材料层，形成于所述第一沟槽中；/n第二半导体材料层，形成于所述第一半导体材料层及所述半导体衬底的共同表面；/n栅极叠层结构，形成于所述第二半导体材料层上；/n分隔槽填充层，所述分隔槽填充层依次贯穿所述栅极叠层结构、所述第二半导体材料层并填充于所述第二沟槽中；以及/n导电柱，所述导电柱贯穿所述背部介质层并与所述第一半导...

【技术特征摘要】
1.一种三维存储器，其特征在于，所述三维存储器包括：
背部介质层；
半导体衬底，设置于所述背部介质层上；
第一沟槽，形成于所述半导体衬底上，且所述第一沟槽暴露出所述背部介质层的表面；
第二沟槽，形成于所述半导体衬底上，且所述第二沟槽暴露出所述背部介质层的表面；
第一半导体材料层，形成于所述第一沟槽中；
第二半导体材料层，形成于所述第一半导体材料层及所述半导体衬底的共同表面；
栅极叠层结构，形成于所述第二半导体材料层上；
分隔槽填充层，所述分隔槽填充层依次贯穿所述栅极叠层结构、所述第二半导体材料层并填充于所述第二沟槽中；以及
导电柱，所述导电柱贯穿所述背部介质层并与所述第一半导体材料层接触。


2.根据权利要求1所述的三维存储器，其特征在于，所述三维存储器还包括存储串，所述存储串依次贯穿所述栅极叠层结构、所述第二半导体材料层并延伸进入所述第一半导体材料层内。


3.根据权利要求2所述的三维存储器，其特征在于，所述存储串包括沿径向向内的方向依次设置的功能侧壁和沟道层，所述第二半导体材料层位于所述存储串的外围并与所述沟道层相接触。


4.根据权利要求2所述的三维存储器，其特征在于，所述存储串的底部高于所述分隔槽填充层的底表面。


5.根据权利要求1所述的三维存储器，其特征在于，所述栅极叠层结构包括交替堆叠的层间介质层与栅极层。


6.根据权利要求5所述的三维存储器，其特征在于，所述栅极层的材料包括钨。


7.根据权利要求1所述的三维存储器，其特征在于，所述第一半导体材料层的材料包括多晶硅。


8.根据权利要求1所述的三维存储器，其特征在于，所述分隔槽填充层的位于所述栅极叠层结构中的部分的宽度小于所述第二沟槽的宽度。


9.根据权利要求1所述的三维存储器，其特征在于，所述分隔槽填充层的材料包括氮化硅、氧化硅或氮氧化硅。


10.根据权利要求1所述的三维存储器，其特征在于，所述第一半导体材料层与所述第一沟槽的内壁之间还形成有减薄停止层。


11.根据权利要求1所述的三维存储器，其特征在于，所述第二半导体材料层的材料包括多晶硅。


12.根据权利要求1-11中任意一项所述的三维存储器，其特征在于，所述第一半导体材料层的厚度介于50-200nm之间。


13.一种三维存储器的制备方法，其特征在于，所述制备方法包括：
提供半导体衬底，所述半导体衬底中形成有第一沟槽和第二沟槽，并且所述第一沟槽中依次填充有减薄停止层及第一半导体材料层；
于所述第一半导体材料层的表面以及所述第二沟槽中形成牺牲材料层；
于所述牺牲材料层上形成堆叠结构，所述堆叠结构包括交替堆叠的层间介质层与栅极牺牲层；
于所述堆叠结构中形成栅线缝隙，所述栅线缝隙贯穿所述堆叠结构，并显露出所述牺牲材料层的表面，其中，所述栅线缝隙位于所述第二沟槽的正上方；
基于所述栅线缝隙去除所述牺牲材料层以形成牺牲间隙并重新打开所述第二沟槽，并于所述牺牲间隙中形成第二半导体材料层；
基于所述栅线缝隙，利用导电材料替换所述栅极牺牲层以形成栅极层；
于所述栅线缝隙及所述第二沟槽中形成分隔槽填充层；<...

【专利技术属性】
技术研发人员：吴林春，张坤，周文犀，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42