【技术实现步骤摘要】
非易失性存储器件
本公开的示范性实施方式涉及一种非易失性存储器件以及制造该非易失性存储器件的方法。更具体地，本公开的示范性实施方式涉及包括被隔离的电荷存储膜的非易失性存储器件以及制造该非易失性存储器件的方法。
技术介绍
半导体存储器件是使用半导体材料(诸如，例如硅(Si)、锗(Ge)、砷化镓(GaAs)或磷化铟(InP))实现的存储器件。半导体存储器件可以被分类为易失性存储器件和非易失性存储器件。易失性存储器件是其存储的数据在失去电力时丢失的存储器件。易失性存储器件可以包括例如静态RAM(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。非易失性存储器件是即使在其被断电时也保留其存储的数据的存储器件。非易失性存储器件可以包括例如快闪存储器件、只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、电阻式存储器件(例如相变RAM(PRAM))、铁电RAM(FRAM)和电阻RAM(RRAM)。为了满足客户对更好的性能和更低的成本的需求，非易...
【技术保护点】
1.一种非易失性存储器件，包括：/n模制结构，包括交替地堆叠在衬底上的多个绝缘图案和多个栅电极；/n半导体图案，穿透所述模制结构并接触所述衬底；/n第一电荷存储膜；以及/n与所述第一电荷存储膜分隔开的第二电荷存储膜，/n其中所述第一电荷存储膜和所述第二电荷存储膜设置在每个所述栅电极与所述半导体图案之间，/n其中每个所述栅电极包括分别从所述栅电极的侧表面向内凹陷的第一凹部和第二凹部，并且/n所述第一电荷存储膜填充所述第一凹部的至少一部分，所述第二电荷存储膜填充所述第二凹部的至少一部分。/n
【技术特征摘要】
20190610 KR 10-2019-00679101.一种非易失性存储器件，包括：
模制结构，包括交替地堆叠在衬底上的多个绝缘图案和多个栅电极；
半导体图案，穿透所述模制结构并接触所述衬底；
第一电荷存储膜；以及
与所述第一电荷存储膜分隔开的第二电荷存储膜，
其中所述第一电荷存储膜和所述第二电荷存储膜设置在每个所述栅电极与所述半导体图案之间，
其中每个所述栅电极包括分别从所述栅电极的侧表面向内凹陷的第一凹部和第二凹部，并且
所述第一电荷存储膜填充所述第一凹部的至少一部分，所述第二电荷存储膜填充所述第二凹部的至少一部分。
2.根据权利要求1所述的非易失性存储器件，其中所述半导体图案在与所述衬底的上表面相交的方向上延伸，并且
所述第一电荷存储膜和所述第二电荷存储膜在所述方向上彼此分隔开。
3.根据权利要求1所述的非易失性存储器件，其中所述第一电荷存储膜包括与所述多个栅电极中的对应栅电极相对的第一表面，并且
所述第一表面具有朝向所述对应栅电极的凸起形状。
4.根据权利要求3所述的非易失性存储器件，其中所述第一电荷存储膜还包括与所述半导体图案相对的第二表面，并且
所述第二表面与所述半导体图案的侧表面平行。
5.根据权利要求3所述的非易失性存储器件，其中所述第一电荷存储膜还包括与所述半导体图案相对的第二表面，并且
所述第二表面具有在远离所述半导体图案的侧表面的方向上凹入的形状。
6.根据权利要求1所述的非易失性存储器件，还包括：
阻挡绝缘膜，在所述第一电荷存储膜和所述第二电荷存储膜与每个所述栅电极之间沿着所述第一凹部和所述第二凹部的轮廓延伸。
7.根据权利要求6所述的非易失性存储器件，其中所述第一电荷存储膜和所述第二电荷存储膜包括硅氮化物，所述阻挡绝缘膜包括硅氧化物或具有比硅氧化物大的介电常数的高k电介质材料。
8.根据权利要求1所述的非易失性存储器件，还包括：
隧道绝缘膜，在所述第一电荷存储膜和所述第二电荷存储膜与所述半导体图案之间沿着所述半导体图案的侧表面延伸。
9.根据权利要求8所述的非易失性存储器件，其中所述第一电荷存储膜和所述第二电荷存储膜包括硅氮化物，所述隧道绝缘膜包括硅氧化物或具有比硅氧化物大的介电常数的高k电介质材料。
10.根据权利要求1所述的非易失性存储器件，其中在与所述衬底的上表面相交的方向上，所述第一电荷存储膜的宽度和所述第二电荷存储膜的宽度彼此不同。
11.根据权利要求1所述的非易失性存储器件，其中在与所述半导体图案的侧表面相交的方向上，所...
【专利技术属性】
技术研发人员：郑光泳，金钟源，孙荣晥，韩智勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。