半导体装置及半导体装置的操作方法制造方法及图纸

半导体装置及半导体装置的操作方法。一种半导体装置，该半导体装置包括：存储器串，该存储器串联接在源极线和位线之间并且包括多个存储器单元；多条字线；外围电路，该外围电路被配置为：将编程电压施加到字线，将第一通过电压施加到与相邻于所选存储器单元的第一存储器单元联接的字线，并将第二通过电压施加到与所选存储器单元相邻的第二存储器单元；以及控制逻辑，该控制逻辑被配置为控制外围电路，使得当所选存储器单元的编程目标电平低于第一阈值时第一通过电压具有比第二通过电压更高的电压电平，并且当编程目标电平高于第二阈值时第一通过电压具有比第二通过电压更低的电压电平。

【技术实现步骤摘要】
半导体装置及半导体装置的操作方法
各个实施方式总体上涉及电子装置，并且更具体地，涉及半导体装置和操作该半导体装置的方法。
技术介绍
半导体存储装置是由诸如硅(Si)、锗(Ge)、砷化镓(GaAs)和磷化铟(InP)的半导体材料制成的存储装置。半导体存储设备分为易失性存储装置或非易失性存储装置。易失性存储装置可能会在断电时丢失存储的数据。易失性存储装置的示例可以包括静态RAM(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。非易失性存储装置可以保留存储的数据，而与电源开/关情况无关。非易失性存储装置的示例可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存存储器、相变RAM(PRAM)、磁RAM(MRAM)、电阻RAM(RRAM)和铁电RAM(FRAM)等。闪存存储器通常可以被分类为NOR型存储器或NAND型存储器。
技术实现思路
本公开的各种实施方式提供了具有改善的工作特性的半导体装置及其操作方法。根据实施方式，一种半本文档来自技高网...

【技术保护点】
1.一种半导体装置，该半导体装置包括：/n存储器串，该存储器串联接在源极线和位线之间并且包括多个存储器单元；/n多条字线，每条字线被联接到所述多个存储器单元中的相应存储器单元；/n外围电路，该外围电路被配置为：/n将编程电压施加到所述多条字线中的所选字线，所述所选字线被联接到所述多个存储器单元中的所选存储器单元；/n将第一通过电压施加到所述多条字线中的第一字线，所述第一字线被联接到所述多个存储器单元中的与所述所选存储器单元相邻的第一存储器单元；并且/n将第二通过电压施加到所述多条字线中的第二字线，所述第二字线被联接到所述多个存储器单元中的与所述所选存储器单元相邻的第二存储器单元；以及/n控制逻...

【技术特征摘要】
20190610 KR 10-2019-00681671.一种半导体装置，该半导体装置包括：
存储器串，该存储器串联接在源极线和位线之间并且包括多个存储器单元；
多条字线，每条字线被联接到所述多个存储器单元中的相应存储器单元；
外围电路，该外围电路被配置为：
将编程电压施加到所述多条字线中的所选字线，所述所选字线被联接到所述多个存储器单元中的所选存储器单元；
将第一通过电压施加到所述多条字线中的第一字线，所述第一字线被联接到所述多个存储器单元中的与所述所选存储器单元相邻的第一存储器单元；并且
将第二通过电压施加到所述多条字线中的第二字线，所述第二字线被联接到所述多个存储器单元中的与所述所选存储器单元相邻的第二存储器单元；以及
控制逻辑，该控制逻辑被配置为控制所述外围电路，使得：
在对所述所选存储器单元进行编程之前对所述第一存储器单元进行编程；
在对所述所选存储器单元进行编程之后对所述第二存储器单元进行编程；
当所述所选存储器单元的编程目标电平低于第一阈值时，所述第一通过电压具有比所述第二通过电压更高的电压电平；并且
当所述编程目标电平高于第二阈值时，所述第一通过电压具有比所述第二通过电压更低的电压电平。


2.根据权利要求1所述的半导体装置，其中，当所述编程目标电平小于所述第一阈值时，所述所选存储器单元的电荷分布位于与所述第一存储器单元邻近的位置，并且
当所述编程目标电平大于所述第二阈值时，所述所选存储器单元的电荷分布位于与所述第二存储器单元邻近的位置。


3.根据权利要求1所述的半导体装置，其中，正常通过电压被施加至所述多条字线中的未选字线，并且
当所述编程目标电平小于所述第一阈值时，所述第一通过电压具有比所述正常通过电压更高的电压电平，并且所述第二通过电压具有比所述正常通过电压更低的电压电平。


4.根据权利要求1所述的半导体装置，其中，正常通过电压被施加至所述多条字线中的不与所述所选字线相邻的未选字线，并且
当所述编程目标电平大于所述第二阈值时，所述第一通过电压具有比所述正常通过电压更低的电压电平。


5.根据权利要求1所述的半导体装置，其中，所述第二阈值大于所述第一阈值。


6.根据权利要求5所述的半导体装置，其中，当所述编程目标电平大于所述第一阈值且小于所述第二阈值时，所述第一通过电压和所述第二通过电压具有不同的电压电平。


7.根据权利要求6所述的半导体装置，其中，当所述编程目标电平大于所述第一阈值且小于所述第二阈值时所述第一通过电压与所述第二通过电压之间的差值小于当所述编程目标电平小于所述第一阈值时所述第一通过电压与所述第二通过电压之间的差值。


8.根据权利要求5所述的半导体装置，其中，当所述编程目标电平大于所述第一阈值且小于所述第二阈值时，所述第一通过电压和所述第二通过电压具有基本相同的电压电平。


9.根据权利要求1所述的半导体装置，其中，所述第一阈值与所述第二阈值基本相同。


10.根据权利要求1所述的半导体装置，其中，在施加所述编程电压时，编程电压电平逐渐增加，并且当所述编程电压电平达到目标电平时，位线电压从编程禁止电平下降到编程允许电平。


11.根据权利要求1所述的半导体装置，其中，所述多个存储器单元共享数据存储层。


12.一种操作半导体装置的方法，该半导体装置包括分别联接到第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元的第一字线、第二字线、第三字线和第四字线，该方法包括以下步骤：
将所述第二存储器单元编程至小于第一阈值的第一编程电平；
选择与被编程的所述第二存储器单元相邻的所述第三存储器单元；
确定所述第三存储器单元的编程目标电平大于第二阈值；
通过向所述第三字线施加编程电压来对所述第三存储器单元进行编程；以及
将第一通过电压施加到所述第二字线，并且将第二通过电压施加到所述第四字线，所述第四字线被联接到与所述第三存储器单元相邻的所述第四存储器单元，其中，所述第一通过电压具有比所述第二通过电压更低的电压电平。


13.根据权利要求12所述的方法，其中，被编程的所述第三存储器单元的电荷分布位于与所述第四存储器单元邻近的位置。


14.根据权利要求12所述的方法，该方法还包...

【专利技术属性】
技术研发人员：朴钟庆，徐智贤，许惠银，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR