【技术实现步骤摘要】
存储器装置本申请要求于2019年6月5日在韩国知识产权局提交的第10-2019-0066996号韩国专利申请的优先权，所述韩国专利申请的公开内容通过引用全部包含于此。
专利技术构思涉及一种存储器装置，更具体地，涉及一种具有外围上单元(celloverperiphery，COP)结构的非易失性存储器装置。
技术介绍
随着信息通信装置变得更加多功能，需要高度集成并具有大容量的存储器装置。由于存储器单元的尺寸被减小以增加存储器装置的集成度，存储器装置的操作电路和/或布线结构已经变得复杂。因此，正在开发用于设计具有优良电学特性的高度集成的存储器装置的技术。特别地，为了增加存储器装置的集成度，可以增加沿垂直方向堆叠在基底上的字线的数量。然而，在这种情况下，连接到字线的传输晶体管的数量增加，因此芯片尺寸会增加。
技术实现思路
根据专利技术构思的示例性实施例，提供一种存储器装置，所述存储器装置包括：存储器单元阵列，设置在第一半导体层中，存储器单元阵列包括沿第一方向延伸并沿基本垂直于第一方向的第二方向堆叠的多条字...
【技术保护点】
1.一种存储器装置，所述存储器装置包括：/n存储器单元阵列，设置在第一半导体层中，存储器单元阵列包括沿第一方向延伸并沿垂直于第一方向的第二方向堆叠的多条字线；以及/n多个传输晶体管，设置在第一半导体层中，其中，所述多个传输晶体管中的第一传输晶体管设置在多条信号线中的第一信号线与所述多条字线中的第一字线之间，/n其中，所述多条信号线与共源极线布置在同一水平处，并且/n其中，存储器装置是非易失性存储器装置。/n
【技术特征摘要】 【专利技术属性】
20190605 KR 10-2019-0066996;20191206 US 16/705,3951.一种存储器装置，所述存储器装置包括：
存储器单元阵列，设置在第一半导体层中，存储器单元阵列包括沿第一方向延伸并沿垂直于第一方向的第二方向堆叠的多条字线；以及
多个传输晶体管，设置在第一半导体层中，其中，所述多个传输晶体管中的第一传输晶体管设置在多条信号线中的第一信号线与所述多条字线中的第一字线之间，
其中，所述多条信号线与共源极线布置在同一水平处，并且
其中，存储器装置是非易失性存储器装置。
2.根据权利要求1所述的存储器装置，其中，第一传输晶体管是垂直传输晶体管，并且
其中，所述多个传输晶体管中的每个包括垂直沟道，其中，垂直沟道的顶部在第一字线的下方。
3.根据权利要求2所述的存储器装置，所述存储器装置还包括栅极，所述栅极在所述多条信号线与所述多条字线之间沿第一方向延伸，其中，第一传输晶体管包括从第一信号线沿第二方向延伸穿过栅极的沟道。
4.根据权利要求3所述的存储器装置，其中，栅极与第一字线之间的沟道的宽度比在栅极的下方的沟道的宽度大，
其中，存储器单元阵列还包括多个沟道结构，所述多个沟道结构从共源极线沿第二方向延伸穿过地选择线，并且
其中，所述多个沟道结构中的第一沟道结构在地选择线与第一字线之间的区域具有第一宽度，第一传输晶体管的沟道在栅极与第一字线之间的区域具有第二宽度，第二宽度比第一宽度大。
5.根据权利要求4所述的存储器装置，其中，所述多个垂直沟道的顶部在彼此相同的水平处，并且
其中，第二宽度是第一宽度的至少两倍。
6.根据权利要求1所述的存储器装置，其中，所述多个传输晶体管形成在所述多条字线形成阶梯形状的区域中。
7.根据权利要求1所述的存储器装置，所述存储器装置还包括第二半导体层，其中，第一半导体层沿第二方向堆叠在第二半导体层上，第二半导体层包括第二晶体管，第二晶体管电连接到第一传输晶体管，并且
其中，第二晶体管包括在行解码器中。
8.根据权利要求1所述的存储器装置，所述存储器装置还包括连接到所述多个传输晶体管中的至少一个的栅极，其中，栅极与地选择线布置在同一水平处。
9.根据权利要求1所述的存储器装置，其中，所述多个传输晶体管共同连接到栅极线，并且
其中，所述多个传输晶体管被提供有相同的块选择信号。
10.一种存储器装置，所述存储器装置包括：
存储器单元阵列，包括沿垂直方向堆叠的多条字线；以及
多个垂直传输晶体管，其中，所述多个垂直传输晶体管中的第一垂直传输晶体管包括在第一驱动信号线与所述多条字线中的第一字线之间沿垂直方向延伸的第一垂直沟道，其中，第一垂直沟道设置在第一字线的端部附近，并且
其中，第一驱动信号线与共源极线布置在同一层中。
技术研发人员：尹敬和，金灿镐，郭判硕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。