半导体存储装置制造方法及图纸

实施方式提供一种能够抑制数据的误读的半导体存储装置。一实施方式的半导体存储装置具备：第1存储单元及第2存储单元，被串联连接；第1字线，连接于所述第1存储单元；第2字线，连接于所述第2存储单元；以及控制电路。所述控制电路是以如下方式构成，即，对所述第1字线施加第1电压并且对所述第2字线施加第2电压而对第1节点充电，基于所述充电后的第1节点的电压对第2节点充电，对所述第1字线施加第3电压并且对所述第2字线施加所述第2电压而将所述第2节点放电，基于所述充电且所述放电后的所述第2节点的电压从所述第1存储单元读出数据。

【技术实现步骤摘要】
半导体存储装置[相关申请案]本申请案享有以日本专利申请案2019-108754号(申请日：2019年6月11日)为基础申请案的优先权。本申请案通过参考该基础申请案而包含基础申请案的全部内容。
实施方式涉及一种半导体存储装置。
技术介绍
作为能够非易失地存储数据的半导体存储装置，已知有NAND(NotAnd，与非)型闪存。
技术实现思路
实施方式提供一种能够抑制数据的误读的半导体存储装置。一实施方式的半导体存储装置具备：第1存储单元及第2存储单元，被串联连接；第1字线，连接于所述第1存储单元；第2字线，连接于所述第2存储单元；以及控制电路。所述控制电路是以如下方式构成，即，对所述第1字线施加第1电压并且对所述第2字线施加第2电压而对第1节点充电，基于所述充电后的第1节点的电压对第2节点充电，对所述第1字线施加第3电压并且对所述第2字线施加所述第2电压而将所述第2节点放电，基于所述充电且所述放电后的所述第2节点的电压从所述第1存储单元读出数据。附图说明<br>图1是用以说明本文档来自技高网...

【技术保护点】
1.一种半导体存储装置，具备：/n第1存储单元及第2存储单元，被串联连接；/n第1字线，连接于所述第1存储单元；/n第2字线，连接于所述第2存储单元；以及/n控制电路；且/n所述控制电路是以如下方式构成，即，/n对所述第1字线施加第1电压并且对所述第2字线施加第2电压，而对第1节点充电，/n基于所述充电后的第1节点的电压对第2节点充电，/n对所述第1字线施加第3电压并且对所述第2字线施加所述第2电压，而将所述第2节点放电，/n基于所述充电且所述放电后的所述第2节点的电压从所述第1存储单元读出数据。/n

【技术特征摘要】
20190611 JP 2019-1087541.一种半导体存储装置，具备：
第1存储单元及第2存储单元，被串联连接；
第1字线，连接于所述第1存储单元；
第2字线，连接于所述第2存储单元；以及
控制电路；且
所述控制电路是以如下方式构成，即，
对所述第1字线施加第1电压并且对所述第2字线施加第2电压，而对第1节点充电，
基于所述充电后的第1节点的电压对第2节点充电，
对所述第1字线施加第3电压并且对所述第2字线施加所述第2电压，而将所述第2节点放电，
基于所述充电且所述放电后的所述第2节点的电压从所述第1存储单元读出数据。


2.根据权利要求1所述的半导体存储装置，其中所述第3电压高于所述第1电压，且低于所述第2电压。


3.根据权利要求2所述的半导体存储装置，其中所述第1电压为负电压。


4.根据权利要求1所述的半导体存储装置，其中所述控制电路是以对所述第2节点充电之后将所述第2节点放电的方式构成。


5.根据权利要求4所述的半导体存储装置，其中对所述第2节点充电的第1期间比将所述第2节点放电的第2期间长。


6.根据权利要求4所述的半导体存储装置，其中对所述第2节点充电的第1期间与将所述第2节点放电的第2期间相等。


7.根据权利要求1所述的半导体存储装置，其中所述控制电路是以对所述第2节点充电并且将所述第2节点放电的方式构成。


8.根据权利要求1所述的半导体存储装置，其中所述控制电路包含：
第1晶体管，将所述第1节点与所述第1存储单元及所述第2存储单元之间连接；
第2晶体管，包含连接于所述第1节点的第1端、及连接于第3节点的第2端；
第3晶体管，包含连接于所述第3节点的第1端、接地的第2端、及连接于所述第1节点的栅极；
第4晶体管，包含连接于所述第2节点的第1端、及连接于所述第3节点的第2端；以及
第5晶体管，将所述第2节点与所述第1存储单元及所述第2存储单元之间连接。


9.根据权利要求8所述的半导体存储装置，其中所述第3晶体管具有与所述第1晶体管、所述第2晶体管、所述第4晶体管、及所述第5晶体管不同的极性。


10.根据权利要求8所述的半导体存储装置，其中所述控制电路还包含：
第1电容器，连接于所述第1节点；以及
第2电容器，连接于所述第2节点。


11.根据权利要求8所述的半导体存储装置，其中所述控制电路是以如下方式构成，即，
使所述第1晶体管、所述第2晶体管、及所述第3晶体管为接通状态并且使所述第4晶体管及所述第5晶体管为断开状态，而对所述第1节点充电，
使所述第3晶体管及所述第4晶体管为接通状态并且使所述第1晶体管及所述第2晶体管为断开状态，而对所述第2节点充电，
使所述第5晶体管为接通状态并且使所述第1晶体管及所述第2晶体管为断开状态，而将所述第2节点放电。


12.根据权利要求8所述的半导体存储装置，其中所述控制电路
还包含第5晶体管，所述第5晶体管包含连接于第3节点的第1端、及连接于所述第2节点的栅极，且...

【专利技术属性】
技术研发人员：船附里英子，前田高志，滋賀秀裕，前嶋洋，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：日本;JP