同频异步干扰脉冲抑制器制造技术

本实用新型专利技术可由延迟单元及取小值电路构成，取小值电路可由比较器及选通器构成，雷达接收机的输出信号Ｘ↓［Ｋ］及延迟信号Ｘ↓［Ｋ－Ｔ］分两路输入比较器后，比较器输出信号可用以控制选通器，使选通器始终输出Ｘ↓［Ｋ］及Ｘ↓［Ｋ－Ｔ］信号中取值较小者。本实用新型专利技术在气象雷达或机载雷达中有效抑制了同频异步干扰脉冲；同时信号损失极小，也不存在由于自适应处理方式固有收敛过程而带来的信号损失，不需改装雷达接收机或发射机，仅在雷达接收机及显示器中间简单插入即可。（*该技术在2001年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种信号处理装置，尤其涉及一种抑制同频异步干扰脉冲信号的信号处理装置。无论在军用还是在民用领域，有时都需要多部雷达同时工作以达到全面精确地获取目标信息的目的，如气象雷达或进行空中编队飞行的机载雷达等等。但多部雷达工作在同一波段甚至同一频道时，彼此就会发生干扰。由于这是一种有源干扰，因而即使雷达之间的空间距离远大于雷达有效作用距离，即使干扰波是从雷达工作天线的旁瓣进入接收机，其干扰功率也是很大的。这种干扰由于各部雷达的脉冲重复频率不同而被称为同频异步干扰。当雷达受到这种干扰时会在B型显示器上形成一种弯曲辐射状的干扰花纹，严重妨碍对有用信号的监测与跟踪。采用简单地对消或线性滤波等处理方式都很难达到既将这种干扰消除，而又保持有用信号不受到损伤的目的。彼.威卓等人分别在1975年的《电器与电子工程师协会》会刊12月第63卷1692页“自适应噪声对消原理和应用”和1976年该会刊9月份“天线与电波传播”第224卷的论文《自应阵专辑》中曾分别提出用自适应噪声对消或自适应波束形成进行空间区分等方式将这类干扰削弱的方案，但由于其处理手段复杂，设备庞大，对一般气象雷达或机载雷达难以适用。本技术的目的在于设计一种使同频异步干扰得到有效抑制，而有用信号的损失极小的同频异步干扰脉冲抑制器，而且该抑制器不存在因自适应处理方式固有收敛过程带来的信号损失。本技术的专利技术要点在于它可由延迟单元和取小值电路构成。下面结合实施例及附图来详细描述本专利技术。附图说明图1所示为本技术原理图。图2所示为取小值电路原理图。图3所示为n位取小值电路的实施图。图4所示为本技术在雷达接收机中的位置图。若雷达接收机的输出信号为XK，XK可经延迟单元(5)延迟一个雷达脉冲重复周期T，成为延迟信号XK－T。XK及XK－T可在时刻K同时加在取小值电路(6)上，输出信号YK在时刻K时等于XK或XK－T中较小的一个；当XK＝XK－T，则YK输出其中的任意一个。对某些雷达系统来说；若雷达接收机本身能提供XK－T信号，则延迟单元可直接用雷达接收机本身代替。若本技术采用数字信号处理方式实现，则取小值电路可由比较器(7)及选通器(8)构成。XK及XK－T两路信号输入比较器(7)后，可以比较器(7)的A＜B端输出信号作为由受控开关组成的选通器(8)的控制信号，当A＜B端输出高电平时，受控开关K置于“1”，即让XK输出；当A＜B端输出低电平时，受控开关K置于“0”位，即让XK－T输出。比较器(7)可由数字集成电路构成，选通器(8)可由若干与非门电路构成。若比较器的输入端A、B分别输入n位二进制数字信号，如代表XK的a0、a1、a2……an－1，代表XK－T信号的b0、b1、b2……bn－1，则构成选通器与非门电路的数目可能为3n＋1个。代表XK及XK－T的n位二进制码数字信号在分别送入比较器(9)的A、B输入端时还分别送入两组与非门电路。其中，信号XK与比较器(9)的A＜B输出端的输出信号共同作用于一组n个与非门电路后；各与非门电路可分别输出二进制数字信号C0、C1、C2……Cn－1。比较器(9)的A＜B端输出信号经一个与非门电路组成的反相器反相后，与信号XK－T共同作用于另一组n个与非门电路分别输出d0、d1、d2……dn－1。上述与非门的输出信号Ci及di(i＝0，1，2……n－1)可分别共同馈入第三组n个与非门电路，这组与非门电路则分别输出n位二进制数字信号e0、e1、e2……en－1代表最后输出的YK信号。在图3给出的实施例中，设n＝4，根据上述的电路结构，代表XK的输入信号分别为a0、a1、a2、a3、，代表XK－T的输入信号分别为b0、b1、b2、b3、，比较器可采用集成电路四位比较器，如74LS85四位比较器等。XK信号与比较器A＜B端输出信号共同作用的4个与非门电路为(11)、(12)、(13)及(14)，可分别输出C0、C1、C2、及C3；XK－T信号则与比较器经反相器(10)反相后的A＜B端输出信号共同作用于第二组4个与非门电路(15)、(16)、(17)及(18)输出d0、d1、d2、及d3；ci加di(i＝0，1，2，3)共同馈入送第三组4个与非门电路(19)，(20)，(21)及(22)后，输出的YK信号为e0、e1、e2、e3。很明显，上述实施例仅示出了一个四位取小值电路，但也可直接推广至8位、12位、16位乃至最高位，也可直接采用若干四位比较器集成电路组成多位比较器。取小值电路的位数n取值与雷达视频信号数字化时的A／D变换器位数有关；它一般是由具体雷达工作时对动态范围的考虑提出要求的，典型值为8～16位。为了保证本技术所实现的逻辑功能，与非门集成电路应当具有足够小的单门延迟时间。经现埸实验结果，本技术不仅有效抑制了同频异步干扰脉冲，而且有用信号损失极小。生产本技术所需设备简单，工程实现容易，对现有雷达发射机和雷达接收机不需做出改动，而只需在雷达接收机视频输出至显示器之间直接插入，即可使同频异步干扰得到有效抑制。权利要求1.一种同频异步干扰脉冲抑制器，包括将输入信号XK延迟一个雷达脉冲重复周期的延迟单元(5)，其特征在于还包括在时刻K同时加入输入信号XK及延迟信号XK-T并输出XK及XK-T中较小者的取小值电(6)路。2.如权利要求1所述的同频异步干扰脉冲抑制器，其特征在于所述的取小值电路包括具有XK及XK－T两路输入信号的比较器(7)，还包括以比较器(7)的A＜B端输出信号为控制信号并使输出端输出XK及XK－T中较小者的选通器(8)。3.如权利要求1或权利要求2所述的同频异步干扰脉冲抑制器，其特征在于所述的比较器(7)是数字集成电路，所述的选通器(8)由若干与非门电路构成。4.如权利要求1或权利要求3所述的同频异步干扰脉冲抑制器，其特征在于所述的取小值电路的二进制数字信号位数为n时，该与非门电路的数目为3n＋1个。5.如权利要求3所述的同频异步干扰脉冲抑制器，其特征在于所述的数字集成电路比较器采用四位比较器。专利摘要本技术可由延迟单元及取小值电路构成，取小值电路可由比较器及选通器构成，雷达接收机的输出信号X文档编号G01S7/36GK2118313SQ9123012公开日1992年10月7日 申请日期1991年10月28日 优先权日1991年10月28日专利技术者王永德, 龙宪惠, 吴光弼 申请人:四川大学本文档来自技高网...

【技术保护点】
一种同频异步干扰脉冲抑制器，包括将输入信号Ｘ↓［Ｋ］延迟一个雷达脉冲重复周期的延迟单元（５），其特征在于还包括在时刻Ｋ同时加入输入信号Ｘ↓［Ｋ］及延迟信号Ｘ↓［Ｋ－Ｔ］并输出Ｘ↓［Ｋ］及Ｘ↓［Ｋ－Ｔ］中较小者的取小值电（６）路。

【技术特征摘要】

【专利技术属性】
技术研发人员：王永德，龙宪惠，吴光弼，
申请(专利权)人：四川大学，
类型：实用新型
国别省市：51[中国|四川]