半导体元件及其制作方法技术

本发明专利技术公开一种半导体元件及其制作方法，其中该半导体元件主要包含一磁性隧道结(magnetic tunneling junction,MTJ)设于一基底上，一第一金属间介电层设于该MTJ周围，一金属内连线设于该MTJ上，一第二金属间介电层设于该第一金属内连线上并环绕该金属内连线以及一金属氧化层设于该第二金属间介电层内并环绕该金属内连线。

【技术实现步骤摘要】
半导体元件及其制作方法
本专利技术涉及一种半导体元件及其制作方法，尤其是涉及一种磁阻式随机存取存储器(MagnetoresistiveRandomAccessMemory,MRAM)及其制作方法。
技术介绍
已知，磁阻(magnetoresistance,MR)效应是材料的电阻随着外加磁场的变化而改变的效应，其物理量的定义，是在有无磁场下的电阻差除上原先电阻，用以代表电阻变化率。目前，磁阻效应已被成功地运用在硬盘生产上，具有重要的商业应用价值。此外，利用巨磁电阻物质在不同的磁化状态下具有不同电阻值的特点，还可以制成磁性随机存储器(MRAM)，其优点是在不通电的情况下可以继续保留存储的数据。上述磁阻效应还被应用在磁场感测(magneticfieldsensor)领域，例如，移动电话中搭配全球定位系统(globalpositioningsystem,GPS)的电子罗盘(electroniccompass)零组件，用来提供使用者移动方位等资讯。目前，市场上已有各式的磁场感测技术，例如，各向异性磁阻(anisotropicmagnetoresistance,AMR)感测元件、巨磁阻(GMR)感测元件、磁性隧道结(magnetictunnelingjunction,MTJ)感测元件等等。然而，上述现有技术的缺点通常包括：较占芯片面积、制作工艺较昂贵、较耗电、灵敏度不足，以及易受温度变化影响等等，而有必要进一步改进。
技术实现思路
本专利技术一实施例公开一种制作半导体元件的方法。首先形成一磁性隧道结(magnetictunnelingjunction,MTJ)于一基底上，然后形成一第一金属间介电层环绕该MTJ，形成一蚀刻停止层于该第一金属间介电层上，形成一第二金属间介电层于该蚀刻停止层上，形成一图案化硬掩模于该第二金属间介电层上，进行一第一蚀刻制作工艺以形成一接触洞于该第二金属间介电层内并暴露出该蚀刻停止层，进行一第二蚀刻制作工艺去除该图案化硬掩模，进行一第三蚀刻制作工艺去除该蚀刻停止层以及该第一金属间介电层并暴露出该MTJ，再形成一金属内连线于该接触洞内。本专利技术另一实施例公开一种半导体元件，其主要包含一磁性隧道结(magnetictunnelingjunction,MTJ)设于一基底上，一第一金属间介电层设于该MTJ周围，一金属内连线设于该MTJ上，一第二金属间介电层设于该第一金属内连线上并环绕该金属内连线以及一金属氧化层设于该第二金属间介电层内并环绕该金属内连线。附图说明图1至图9为本专利技术一实施例制作MRAM单元的方式示意图；图10为本专利技术一实施例的一半导体元件的结构示意图。主要元件符号说明12基底14MTJ区域16逻辑区域18层间介电层20金属内连线结构22金属内连线结构24金属间介电层26金属内连线28停止层30金属间介电层32金属内连线34阻障层36金属层38MTJ堆叠结构40遮盖层42遮盖层44第一电极层46固定层48阻障层50自由层52第二电极层54图案化掩模56有机介电层58含硅硬掩模与抗反射层60图案化光致抗蚀剂62MTJ64第一倾斜侧壁66第二倾斜侧壁68衬垫层70第一间隙壁72金属间介电层76下电极78上电极80蚀刻停止层82金属间介电层84图案化硬掩模86图案化掩模88有机介电层90含硅硬掩模与抗反射层92图案化光致抗蚀剂94开口96接触洞98沟槽100通孔102湿式清洗制作工艺104金属内连线106金属氧化层108通孔导体110沟槽导体具体实施方式请参照图1至图3，图1至图3为本专利技术一实施例制作一半导体元件，或更具体而言一MRAM单元的方式示意图。如图1至图5所示，首先提供一基底12，例如一由半导体材料所构成的基底12，其中半导体材料可选自由硅、锗、硅锗复合物、硅碳化物(siliconcarbide)、砷化镓(galliumarsenide)等所构成的群组，且基底12上较佳定义有一磁性隧道结(magnetictunnelingjunction,MTJ)区域14以及一逻辑区域16。基底12上可包含例如金属氧化物半导体(metal-oxidesemiconductor,MOS)晶体管等主动(有源)元件、被动(无源)元件、导电层以及例如层间介电层(interlayerdielectric,ILD)18等介电层覆盖于其上。更具体而言，基底12上可包含平面型或非平面型(如鳍状结构晶体管)等MOS晶体管元件，其中MOS晶体管可包含栅极结构(例如金属栅极)以及源极/漏极区域、间隙壁、外延层、接触洞蚀刻停止层等晶体管元件，层间介电层18可设于基底12上并覆盖MOS晶体管，且层间介电层18可具有多个接触插塞电连接MOS晶体管的栅极以及/或源极/漏极区域。由于平面型或非平面型晶体管与层间介电层等相关制作工艺均为本领域所熟知技术，在此不另加赘述。然后于MTJ区域14以及逻辑区域16的层间介电层18上依序形成金属内连线结构20、22电连接前述的接触插塞，其中金属内连线结构20包含一金属间介电层24以及金属内连线26镶嵌于金属间介电层24中，金属内连线结构22则包含一停止层28、一金属间介电层30以及多个金属内连线32镶嵌于停止层28与金属间介电层30中。在本实施例中，金属内连线结构20中的各金属内连线26较佳包含一沟槽导体(trenchconductor)，金属内连线结构22中设于MTJ区域14的的金属内连线32则包含接触洞导体(viaconductor)。另外各金属内连线结构20、22中的各金属内连线26、32均可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层24、30以及/或停止层28中并彼此电连接。例如各金属内连线26、32可更细部包含一阻障层34以及一金属层36，其中阻障层34可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组，而金属层36可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalttungstenphosphide，CoWP)等所构成的群组，但不局限于此。由于单镶嵌或双镶嵌制作工艺是本领域所熟知技术，在此不另加赘述。此外在本实例中金属层36较佳包含铜、金属间介电层24、30较佳包含氧化硅、而停止层28则包含氮掺杂碳化物层(nitrogendopedcarbide,NDC)、氮化硅、或氮碳化硅(siliconcarbonnitride,SiCN)，但不局限于此。接着形成一MTJ堆叠结构38于金属内连线结构22上、一遮盖层40于MTJ堆叠结构38上以及另一遮盖层42于遮盖层40上。在本实施例中，形成MTJ堆叠结构38的方式可先依序形成一第一电极层44、一固定层(fixedlayer)46、一阻障层(barrierlayer)48、一自由层(freelaye本文档来自技高网...

【技术保护点】
1.一种制作半导体元件的方法，其特征在于，包含：/n形成磁性隧道结(magnetic tunneling junction,MTJ)于基底上；/n形成第一金属间介电层环绕该磁性隧道结；/n形成蚀刻停止层于该第一金属间介电层上；/n形成第二金属间介电层于该蚀刻停止层上；/n形成图案化硬掩模于该第二金属间介电层上；/n进行第一蚀刻制作工艺以形成一接触洞于该第二金属间介电层内并暴露出该蚀刻停止层；/n进行第二蚀刻制作工艺去除该图案化硬掩模；/n进行第三蚀刻制作工艺去除该蚀刻停止层以及该第一金属间介电层并暴露出该磁性隧道结；以及/n形成一金属内连线于该接触洞内。/n

【技术特征摘要】
1.一种制作半导体元件的方法，其特征在于，包含：
形成磁性隧道结(magnetictunnelingjunction,MTJ)于基底上；
形成第一金属间介电层环绕该磁性隧道结；
形成蚀刻停止层于该第一金属间介电层上；
形成第二金属间介电层于该蚀刻停止层上；
形成图案化硬掩模于该第二金属间介电层上；
进行第一蚀刻制作工艺以形成一接触洞于该第二金属间介电层内并暴露出该蚀刻停止层；
进行第二蚀刻制作工艺去除该图案化硬掩模；
进行第三蚀刻制作工艺去除该蚀刻停止层以及该第一金属间介电层并暴露出该磁性隧道结；以及
形成一金属内连线于该接触洞内。


2.如权利要求1所述的方法，另包含：
形成图案化掩模于该图案化硬掩模上；
进行第四蚀刻制作工艺去除部分该第二金属间介电层以形成通孔；以及
进行该第一蚀刻制作工艺去除部分该第二金属间介电层以形成该接触洞，其中该接触洞包含沟槽以及该通孔。


3.如权利要求1所述的方法，其中该图案化硬掩模包含氮化钛。


4.如权利要求1所述的方法，其中该第二蚀刻制作工艺包含：
进行湿式清洗制作工艺以去除该图案化硬掩模；以及
在该湿式清洗制作工艺后进行处理制作工艺去除副产物。


5.如权利要求4所述的方法，其中该湿式清洗制作工艺包含利用过氧化氢去除该图案化硬掩模。


6.如权利要求4所述的方法，其中该处理制作工艺包含利用氮气去除副产物。


7.如权利要求1所述的方法，其中该第三蚀刻制作工艺包含利用四氟化碳去除该蚀刻停止层以及该第一金属间介电层并暴露出该...

【专利技术属性】
技术研发人员：郭致玮，王明俊，曾译苇，赖育聪，廖俊雄，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71