半导体结构及其形成方法技术

一种半导体结构及其形成方法，方法包括：提供待刻蚀层，待刻蚀层上具有图形化的第一牺牲层，图形化的第一牺牲层内具有第一开口和第二开口，第一开口在平行于待刻蚀层表面方向上具有第一尺寸，第二开口在平行于待刻蚀层表面方向上具有第二尺寸，第一尺寸小于第二尺寸；在待刻蚀层暴露出的表面、以及第一牺牲层的侧壁表面和顶部表面形成侧墙材料层，在第一开口内形成第三开口，在第二开口内形成第四开口，所述第三开口的深宽比大于第四开口的深宽比；回刻蚀侧墙材料层，直至暴露出第四开口底部的待刻蚀层，在第三开口的底部和侧壁表面形成第一掩膜结构，在第四开口的侧壁形成第二掩膜结构。所形成的半导体结构性能得到改善。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体
，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着对高容量的半导体存储装置需求的日益增加，半导体存储装置的集成密度受到人们的关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，自对准多重图案技术是一种在半导体器件制备过程中得到广泛的接受和应用的解决途径。目前常用的自对准多重图案技术包括自对准双图案技术(Selfaligneddoublepatterning，简称SADP)和对准四重图案技术(Selfalignedquadruplepatterning，简称SAQP)。自对准多重图案技术可以在现有的光刻技术下，制备更小节点的器件，以提供更小的过程波动。而现有的自对准多重图案技术由于必须引入复杂的膜层叠层来实现图案的转移，在刻蚀膜层在半导体衬底形成目标图案时，容易出现图形转移质量差，形成的目标图案失真的问题，对器件的稳健性造成负面影响。因此，使用现有的自对准多重图案技术形成的半导体器件性能有待改善。
技术实现思路
本专利技术解决的技术问题是提供一种半导体结构及其形成方法，能够提升半导体结构的性能。为解决上述技术问题，本专利技术提供一种半导体结构的形成方法，包括：提供待刻蚀层，所述待刻蚀层上具有图形化的第一牺牲层，所述图形化的第一牺牲层内具有第一开口和第二开口，所述第一开口和第二开口暴露出部分所述待刻蚀层的表面，且所述第一开口在平行于所述待刻蚀层表面方向上具有第一尺寸，所述第二开口在平行于所述待刻蚀层表面方向上具有第二尺寸，所述第一尺寸小于第二尺寸；在所述待刻蚀层暴露出的表面、以及第一牺牲层的侧壁表面和顶部表面形成侧墙材料层，在所述第一开口内形成第三开口，在所述第二开口内形成第四开口，所述第三开口的深宽比大于所述第四开口的深宽比；回刻蚀所述侧墙材料层，直至暴露出所述第四开口底部的待刻蚀层，在第三开口的底部和侧壁表面形成第一掩膜结构，在第四开口的侧壁形成第二掩膜结构。可选的，所述第一尺寸的范围为20～60nm。可选的，所述第二尺寸的范围为大于60nm。可选的，所述第三开口的深宽比范围为大于5。可选的，所述第四开口的深宽比范围为小于或等于5。可选的，回刻蚀所述侧墙材料层的工艺参数包括：刻蚀气体包括CHxFy、CH4、O2、He和Ar；气体流量范围为：CHxFy：50标准毫升/分钟～300标准毫升/分钟，CH4：10标准毫升/分钟～300标准毫升/分钟，O2：5标准毫升/分钟～200标准毫升/分钟，He和Ar总流量：50标准毫升/分钟～1000标准毫升/分钟；离子源偏压范围为：0伏特～500伏特；气体压强范围为：4毫托～500毫托。可选的，所述侧墙材料层的形成工艺包括原子层沉积工艺或者化学气相沉积工艺。可选的，所述侧墙材料层的厚度范围为10nm～20nm。可选的，所述图形化的第一牺牲层还包括位于第一牺牲层上的第一掩膜层。可选的，形成所述第一牺牲层的方法包括：在所述待刻蚀层上形成第一牺牲材料层；在所述第一牺牲材料层上形成第一掩膜材料层以及位于第一掩膜材料层上的图形层，所述图形层暴露出部分所述第一掩膜材料层的表面；以所述图形层为掩膜，刻蚀所述第一掩膜材料层和所述第一牺牲材料层，在所述待刻蚀层上形成第一牺牲层以及位于牺牲层上的第一掩膜层。可选的，刻蚀所述第一掩膜材料层和第一牺牲材料层的工艺包括干法刻蚀工艺。可选的，在所述待刻蚀层表面、第一牺牲层的侧壁表面和顶部表面形成侧墙材料层之前，还包括：去除所述第一掩膜层。可选的，去除所述第一掩膜层的方法包括：湿法刻蚀工艺。可选的，形成所述第一掩膜结构和第二掩膜结构之后，还包括：去除所述第一牺牲层。可选的，去除所述第一牺牲层的工艺包括湿法刻蚀工艺。可选的，所述待刻蚀层包括：基底；位于基底上的第二牺牲材料层；位于第二牺牲材料层上的第二掩膜材料层。可选的，还包括：以所述第一掩膜结构和第二掩膜结构为掩膜，刻蚀所述第二掩膜材料层和所述第二牺牲材料层，在所述基底上形成第二牺牲层和位于第二牺牲层上的第二掩膜层。相应的，本专利技术实施例还提供一种采用上述任一方法所形成的半导体结构。与现有技术相比，本专利技术的技术方案具有以下有益效果：在所述待刻蚀层表面、牺牲层的侧壁表面和顶部表面形成侧墙材料层，在所述第一开口内形成第三开口，在所述第二开口内形成第四开口之后，在回刻蚀所述侧墙材料层时，由于所述第三开口的深宽比大于所述第四开口的深宽比，则进入到第三开口内的刻蚀气体较少则对第三开口内的侧墙材料层刻蚀速率慢，进入到第四开口内的刻蚀气体较多则对第四开口内的侧墙材料层刻蚀速率快，则所述第三开口的底部和侧壁表面的侧墙材料层形成第一侧墙，所述第四开口侧壁的侧墙材料层形成第二侧墙；避免为了满足不同线宽的工艺需求，在所述第一开口和第二开口内形成两层侧墙材料层并进行刻蚀形成侧墙时，所述刻蚀工艺对第四开口内侧墙造成损伤以及所述刻蚀工艺对第三开口的底部造成损伤的问题，形成的所述第一侧墙和第二侧墙的形貌较好，可以满足半导体结构不同尺寸的多样性，同时使得半导体结构的性能得到提升。进一步，回刻蚀所述第四开口底部侧墙材料层时，通过调节CHxFy的流量以及反应气体的总压强，使得对第四开口底部的侧墙材料层进行刻蚀的速率大，对所述第三开口的侧墙材料层进行刻蚀的速率小，从而可以在第四开口的侧壁形成第二侧墙，在所述第三开口的底部和侧壁形成第一侧墙。附图说明图1至图4是一种半导体器件形成过程的剖面结构示意图；图5至图8是本专利技术实施例的半导体结构形成过程的剖面结构示意图。具体实施方式正如
技术介绍
所述，使用现有的自对准四重图案技术形成的半导体器件性能有待改善。现结合一种半导体器件的形成过程进行分析。图1至图4是一种半导体器件形成过程的剖面结构示意图。请参考图1，提供待刻蚀层100，所述待刻蚀层100上具有图形化的牺牲层101，所述牺牲层101之间具有第一开口102和第二开口103，所述第一开口102和第二开口103暴露出所述待刻蚀层100的表面，且所述第一开口102在平行于待刻蚀层100表面X方向的尺寸小于所述第二开口103在平行于待刻蚀层100表面X方向的尺寸。请参考图2，在所述待刻蚀层上、牺牲层101的侧壁表面和顶部表面形成第一侧墙材料层112，在所述第一开口102内形成第三开口110，在所述第二开口103内形成第四开口111，所述第三开口110的深宽比大于所述第四开口111的深宽比。请参考图3，在所述第三开口110内、第四开口111的底部表面和侧壁表面以及牺牲层101顶部表面形成第二侧墙材料层113。请参考图4，去除所述第二侧墙材料层113，直至暴露出所述第四开口111底部的第一侧墙材料层112，在所述第三开口110的底部和侧壁形成初始第一侧墙。所述方法形成的半导体结构中，为了满足不同线宽的工艺需求，所述第一开口102在本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供待刻蚀层，所述待刻蚀层上具有图形化的第一牺牲层，所述图形化的第一牺牲层内具有第一开口和第二开口，所述第一开口和第二开口暴露出部分所述待刻蚀层的表面，且所述第一开口在平行于所述待刻蚀层表面方向上具有第一尺寸，所述第二开口在平行于所述待刻蚀层表面方向上具有第二尺寸，所述第一尺寸小于第二尺寸；/n在所述待刻蚀层暴露出的表面、以及第一牺牲层的侧壁表面和顶部表面形成侧墙材料层，在所述第一开口内形成第三开口，在所述第二开口内形成第四开口，所述第三开口的深宽比大于所述第四开口的深宽比；/n回刻蚀所述侧墙材料层，直至暴露出所述第四开口底部的待刻蚀层，在第三开口的底部和侧壁表面形成第一掩膜结构，在第四开口的侧壁形成第二掩膜结构。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供待刻蚀层，所述待刻蚀层上具有图形化的第一牺牲层，所述图形化的第一牺牲层内具有第一开口和第二开口，所述第一开口和第二开口暴露出部分所述待刻蚀层的表面，且所述第一开口在平行于所述待刻蚀层表面方向上具有第一尺寸，所述第二开口在平行于所述待刻蚀层表面方向上具有第二尺寸，所述第一尺寸小于第二尺寸；
在所述待刻蚀层暴露出的表面、以及第一牺牲层的侧壁表面和顶部表面形成侧墙材料层，在所述第一开口内形成第三开口，在所述第二开口内形成第四开口，所述第三开口的深宽比大于所述第四开口的深宽比；
回刻蚀所述侧墙材料层，直至暴露出所述第四开口底部的待刻蚀层，在第三开口的底部和侧壁表面形成第一掩膜结构，在第四开口的侧壁形成第二掩膜结构。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一尺寸的范围为20～60nm。


3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二尺寸的范围为大于60nm。


4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第三开口的深宽比范围为大于5。


5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第四开口的深宽比范围为小于或等于5。


6.如权利要求1所述的半导体结构的形成方法，其特征在于，回刻蚀所述侧墙材料层的工艺参数包括：刻蚀气体包括CHxFy、CH4、O2、He和Ar；气体流量范围为：CHxFy：50标准毫升/分钟～300标准毫升/分钟，CH4：10标准毫升/分钟～300标准毫升/分钟，O2：5标准毫升/分钟～200标准毫升/分钟，He和Ar总流量：50标准毫升/分钟～1000标准毫升/分钟；离子源偏压范围为：0伏特～500伏特；气体压强范围为：4毫托～500毫托。


7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙材料层的形成工艺包括原子层沉积工艺或者化学气相沉积工艺。


8.如权利要求1所述的半导体结...

【专利技术属性】
技术研发人员：纪世良，周玉华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31