半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有分立的掩膜层，掩膜层包括用于形成鳍部的鳍部掩膜层和待去除的伪掩膜层；在鳍部掩膜层的顶部和侧壁上保形覆盖保护层；在基底上形成具有通槽的图形层，图形层覆盖位于鳍部掩膜层上的保护层顶部，且通槽露出伪掩膜层；以图形层为掩膜，去除通槽露出的伪掩膜层；去除伪掩膜层后，去除图形层；去除图形层后，以鳍部掩膜层和保护层为掩膜刻蚀基底形成鳍部。在以图形层为掩膜，去除伪掩膜层的过程中，保护层能够保护鳍部掩膜层不易被误刻蚀，增大了去除伪掩膜层的工艺窗口，进而使得鳍部掩膜层在后续形成鳍部的过程中能够起到掩膜的作用，进而能够优化半导体结构的性能。

Semiconductor structure and its formation method

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。
技术实现思路
本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有分立的掩膜层，所述掩膜层包括用于形成鳍部的鳍部掩膜层和待去除的伪掩膜层；在所述鳍部掩膜层的顶部和侧壁上保形覆盖保护层；在所述基底上形成具有通槽的图形层，所述图形层覆盖位于所述鳍部掩膜层上的所述保护层顶部，且所述通槽露出所述伪掩膜层；以所述图形层为掩膜，去除所述通槽露出的所述伪掩膜层；去除所述伪掩膜层后，去除所述图形层；去除所述图形层后，以所述鳍部掩膜层和位于所述鳍部掩膜层上的保护层为掩膜，刻蚀所述基底形成鳍部。可选的，形成所述保护层的步骤中，所述保护层还保形覆盖在所述伪掩膜层以及所述掩膜层露出的所述基底上；形成所述图形层的步骤中，所述通槽露出位于所述伪掩膜层上的所述保护层。可选的，以所述图形层为掩膜，去除所述通槽露出的伪掩膜层的步骤包括：以所述图形层为掩膜对所述保护层进行第一刻蚀处理，露出所述伪掩膜层；在所述第一刻蚀处理后，以所述图形层为掩膜进行第二刻蚀处理，去除所述伪掩膜层和剩余的所述保护层，所述第二刻蚀处理中所述伪掩膜层和保护层的刻蚀选择比大于所述第一刻蚀处理中所述伪掩膜层和保护层的刻蚀选择比。可选的，在所述第一刻蚀处理的步骤中，刻蚀部分厚度的所述保护层和部分厚度的所述伪掩膜层。可选的，所述第一刻蚀处理中所述伪掩膜层和保护层的刻蚀选择比为0.9至1.1。可选的，所述第二刻蚀处理中所述伪掩膜层和保护层的刻蚀选择比为3至10。可选的，所述第一刻蚀处理的工艺参数包括：刻蚀气体包括：CF4和CHF3中的一种或两种；辅助气体包括O2。可选的，CF4的流量为10sccm至200sccm；CHF3的流量为5sccm至200sccm；O2的流量为0至100sccm。可选的，所述第二刻蚀处理的工艺参数包括：刻蚀气体包括：CH3F和C2HF2中的一种或两种；辅助气体包括O2。可选的，CH3F的流量为10sccm至200sccm；C2HF2的流量为5sccm至200sccm；O2的流量为0至100sccm。可选的，在进行所述第一刻蚀处理之前，所述伪掩膜层具有初始高度；在进行所述第一刻蚀处理之后，剩余所述伪掩膜层的高度为所述初始高度的10％至20％。可选的，采用原子层沉积工艺或者化学气相沉积工艺形成所述保护层。可选的，所述保护层的厚度为0.5纳米至2纳米。可选的，形成保护层的步骤中，所述保护层的材料和伪掩膜层的材料不同；所述保护层的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种；所述伪掩膜层的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。可选的，形成所述图形层的步骤包括：形成覆盖所述保护层的有机材料层；形成覆盖所述有机材料层的底部抗反射图层；在所述底部抗反射图层上形成图形化的光刻胶层；以所述光刻胶层为掩膜，刻蚀所述底部抗反射图层和有机材料层直至露出所述伪掩膜层顶部，剩余的所述光刻胶层、剩余的底部抗反射图层以及剩余的有机材料层作为所述图形层。可选的，垂直于所述掩膜层延伸方向上，所述通槽的宽度为所述掩膜层宽度的3倍至4倍。相应的，本专利技术实施例还提供一种半导体结构，包括：基底；多个掩膜层，分立于所述基底上，所述掩膜层包括用于形成鳍部的鳍部掩膜层和待去除的伪掩膜层；保护层，保形覆盖在所述鳍部掩膜层上，且所述保护层露出所述伪掩膜层的顶部；具有通槽的图形层，位于所述基底上，所述图形层覆盖所述鳍部掩膜层上的保护层，且所述通槽露出所述伪掩膜层的顶部。可选的，所述保护层还保形覆盖在所述伪掩膜层以及所述掩膜层露出的所述基底上。可选的，所述保护层的厚度为0.5纳米至2纳米。可选的，所述保护层的材料和鳍部掩膜层的材料不同；所述保护层的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种；所述鳍部掩膜层的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。与现有技术相比，本专利技术实施例的技术方案具有以下优点：本专利技术实施例在所述鳍部掩膜层的顶部和侧壁上保形覆盖保护层；在以图形层为掩膜，去除所述通槽露出的所述伪掩膜层的过程中，所述保护层能够保护所述鳍部掩膜层不易被误刻蚀，增大了去除所述伪掩膜层的工艺窗口，进而使得所述鳍部掩膜层在后续形成鳍部的过程中能够起到掩膜的作用，进而能够优化半导体结构的性能。可选的，形成所述保护层的步骤中，所述保护层还保形覆盖所述伪掩膜层以及所述掩膜层露出的所述基底，去除所述通槽露出的伪掩膜层的步骤包括：以所述图形层为掩膜对所述伪掩膜层和保护层进行第一刻蚀处理，露出所述伪掩膜层；在所述第一刻蚀处理后，进行第二刻蚀处理，去除所述伪掩膜层和剩余的所述保护层，所述第二刻蚀处理中所述伪掩膜层和保护层的刻蚀选择比大于所述第一刻蚀处理中所述伪掩膜层和保护层的刻蚀选择比，因此，在所述第一刻蚀处理后，即使所述图形层露出了所述鳍部掩膜层侧壁上的保护层，在第二刻蚀处理中，所述保护层不易被去除，也就是说，在去除所述通槽露出的剩余的保护层和剩余伪掩膜层的过程中，所述保护层能够起到保护鳍部掩膜层的作用，所述鳍部掩膜层在后续形成鳍部的过程中能够起到掩膜的作用，进而能够优化半导体结构的性能。附图说明图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；图5至图13是本专利技术实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。具体实施方式由
技术介绍
可知，目前所形成本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，所述基底上形成有分立的掩膜层，所述掩膜层包括用于形成鳍部的鳍部掩膜层和待去除的伪掩膜层；/n在所述鳍部掩膜层的顶部和侧壁上保形覆盖保护层；/n在所述基底上形成具有通槽的图形层，所述图形层覆盖位于所述鳍部掩膜层上的所述保护层顶部，且所述通槽露出所述伪掩膜层；/n以所述图形层为掩膜，去除所述通槽露出的所述伪掩膜层；/n去除所述伪掩膜层后，去除所述图形层；/n去除所述图形层后，以所述鳍部掩膜层和位于所述鳍部掩膜层上的保护层为掩膜，刻蚀所述基底形成鳍部。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上形成有分立的掩膜层，所述掩膜层包括用于形成鳍部的鳍部掩膜层和待去除的伪掩膜层；
在所述鳍部掩膜层的顶部和侧壁上保形覆盖保护层；
在所述基底上形成具有通槽的图形层，所述图形层覆盖位于所述鳍部掩膜层上的所述保护层顶部，且所述通槽露出所述伪掩膜层；
以所述图形层为掩膜，去除所述通槽露出的所述伪掩膜层；
去除所述伪掩膜层后，去除所述图形层；
去除所述图形层后，以所述鳍部掩膜层和位于所述鳍部掩膜层上的保护层为掩膜，刻蚀所述基底形成鳍部。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述保护层的步骤中，所述保护层还保形覆盖在所述伪掩膜层以及所述掩膜层露出的所述基底上；
形成所述图形层的步骤中，所述通槽露出位于所述伪掩膜层上的所述保护层。


3.如权利要求2所述的半导体结构的形成方法，其特征在于，以所述图形层为掩膜，去除所述通槽露出的伪掩膜层的步骤包括：
以所述图形层为掩膜对所述保护层进行第一刻蚀处理，露出所述伪掩膜层；
在所述第一刻蚀处理后，以所述图形层为掩膜进行第二刻蚀处理，去除所述伪掩膜层和剩余的所述保护层，所述第二刻蚀处理中所述伪掩膜层和保护层的刻蚀选择比大于所述第一刻蚀处理中所述伪掩膜层和保护层的刻蚀选择比。


4.如权利要求3所述的半导体结构的形成方法，其特征在于，在所述第一刻蚀处理的步骤中，刻蚀部分厚度的所述保护层和部分厚度的所述伪掩膜层。


5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一刻蚀处理中所述伪掩膜层和保护层的刻蚀选择比为0.9至1.1。


6.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第二刻蚀处理中所述伪掩膜层和保护层的刻蚀选择比为3至10。


7.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一刻蚀处理的工艺参数包括：刻蚀气体包括：CF4和CHF3中的一种或两种；辅助气体包括O2。


8.如权利要求7所述的半导体结构的形成方法，其特征在于，CF4的流量为10sccm至200sccm；CHF3的流量为5sccm至200sccm；O2的流量为0至100sccm。


9.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第二刻蚀处理的工艺参数包括：刻蚀气体包括：CH3F和C2HF2中的一种或两种；辅助气体包括O2。


10.如权利要求9所述的半导体结构的形成方法，其特征在于，CH3F的流量为10sccm至200sccm；C2HF2的流量为5sccm至200...

【专利技术属性】
技术研发人员：宋以斌，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31