用于半导体集成电路的故障检测方法技术

一种用于半导体集成电路的可测试性的技术，包括：　　　　第一步骤，根据预定的测试模式对半导体集成电路进行故障模拟，并将可检测的故障和不可检测的故障相互区分开来；　　　　第二步骤，列出不可检测的故障作为未检测出的故障；　　　　第三步骤，确定用于测试该未检测出的故障的测试条件；　　　　第四步骤，从第一步骤的故障模拟的预定测试模式中确定最有可能满足第三步骤中的测试条件的测试模式；　　　　第五步骤，利用扫描寄存器替代与第二步骤中的与未检测出的故障有关的寄存器，并将该扫描寄存器连接为扫描链，从而组成改进的电路；以及　　　　第六步骤，在使用第四步骤中确定的用于改进电路的测试模式未检测出故障的时刻，通过切换到在第三步骤中确定的测试条件来进行故障模拟或测试。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种用于半导体集成电路的可测试性的技术。
技术介绍
图12展示了一种测试半导体集成电路的常规方法的配置。在图12中，附图标记0201表示芯片，附图标记0202表示内存(RAM随机存取存储器)，附图标记0203表示CPU(中央处理器)，附图标记0204表示被测试的电路，附图标记0205表示用于将上述的组成部分相互连接起来的内部总线，附图标记0206表示与内部总线0205以及与被测试的电路0204相连的扫描测试电路，附图标记0206a表示用于把被测试的电路0204的、与扫描测试相关的端子连接到扫描测试电路0206上的信号线，附图标记0207表示用于将内部总线0205连接到输入—输出端子0208的外部总线接口(IF)部件。当在试验中测试电路0204时，从中央处理器(CPU)0203或输入—输出端子0208通过总线0205来对扫描测试电路0206进行控制。将测试数据设置和输入到将被测试的电路0204的与扫描测试相关的端子。然后，读出被测试的电路0204的与扫描测试相关的端子的值。该测试集成电路的方法被称作全扫描(full scan)测试方法。该方法是根据以下事实利用扫描寄存本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：杉村幸夫，小川淳，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：