用于内连线的故障测试制造技术

本发明专利技术的实施例大体上针对内连线的故障测试。一故障分析装置的实施例包含一测试样式源以提供一测试样式于一传输器与一接收器间之内连线，所述内连线具有一传输器端及一接收器端，此内连线包含一第一导线及一第二导线，且此传输器于所述第一导线中传送此测试样式至所述接收器。所述装置更包含一第一开关，用以开启和关闭于第一导线的第一连结；以及一第二开关，用以开启和关闭于第二导线的第二连结。所述第一开关及第二开关对应于一架构所设置，并设置一测试路径的至少一部分以对内连线中的一或多个故障的侦测。

【技术实现步骤摘要】
【国外来华专利技术】用于内连线的故障测试专利技术所属的
本专利技术的实施例大体上关于电子领域，特别是关于用于内连线的故障测试的方法与装置。先前技术用于通讯的电子元件的输入/输出(input/output，10)连结可以各种不同形式实行，包含以并联及串联连结方式的实行。由于差分高速输入输出(High-Speed 10，HSI0) 串联连结技术具有成本优势，因此对于将串列HSIO用来替代传统的平行IO极具吸引力。常见的平行IO的缺点包含有高针脚数、绕线资源及平行资料位元的偏斜。一 HSIO串联连结提供高频宽的通讯频道可达到、甚至超越平行IO的资料传输率。 一平行资料可于被传送的前先串行化，并由接收器再将所接收到的此串行化的资料藉由反串行化来转换回平行资料。HSIO串联连结可藉由消除追踪匹配及线路拥塞等方法来减少针脚数并简化布局问题。由于资料依序地传送，也就不需要去维持介于个别的资料位元间的相位关系。一串连连结可提供于差分讯号。差分讯号可被用以抵抗一些常见的杂讯。此差分内连线可有效地移除于传输时所增加的杂讯。在使用上，HSIO内连线可传送时序讯号及所欲传输的资料，包含可将此时序讯号实施于所欲传输的资料中、或是分别提供时序讯号及所欲传输的资料。HSIO串联连结通常应用于一差分讯号设计。差分讯号使用一对导线其中一导线传送一讯号(以vp(t)来表示)，而另一导线传送此讯号的逆讯号(vn(t))。所述用以传送\(0及￥ (0的导线则分别表示正内连线及负内连线。接收器可基于此互补之内连线导线中传输的讯号间的差异来修复资料。所述讯号间的差异可表示为Vdiff (t)，并定义为 Vdiff(t) = vp(t)-vn(t)。如此，于传输中同时增加于Vp(t) ^P Vn(t)的杂讯就可以被减掉， 并从Vdiff(t)中移除。Vdiff(t)的标示可被解释为一预期的逻辑值，理论上，Vdiff (t)为正值或负值分别可被解释为逻辑中的「1」或「0」。举例而言，如果乂^丨)=250毫伏特(mV)= -250mV, 所以Vdiff(t) = 500!1^>0，就可以被解释为逻辑中的「1」。同样地，如果Vp(t) = -250mV 及Vn(t) = 250mV, Vdiff (t) = -500mV < 0，就可以被解释为逻辑中的「0」。实际上，用以表示逻辑式「1」及「0」的Vdiff(t)的最小值可分别小于Vp(t)及H这因此可允许串联连结具功能性，且即使其中一差分IO连结存在缺陷仍旧不需被判为错误。然而，这可能会产生一潜在的测试问题，即为于一测试过程中所出现的缺陷虽被掩盖住了，可是却仍会于系统运作中造成错误。因此，于一 HSIO内连线测试中对这些缺陷的侦测及适当地诊断为一项挑战。图式简单说明第一 A B图为应用于分析高速IO连结的故障测试的丨实施例的示意图。第二 A图为用于丨AC耦合高速IO内连线的分析故障测试的丨实施例的示意图。第二 B图为用于丨DC耦合高速IO内连线的分析故障测试的丨实施例的示意图。第三图为用于侦测一故障分析系统的实施例中常见错误模式的示意图。第四图为一 IEEE标准测试程序的示意图。第五图为一内连线故障分析器的丨实施例的示意图。第六图为侦测固定型内连线故障及开路内连线故障的丨实施例的示意图。第七图为桥接故障侦测的丨实施例的示意图。第八图为用于包含一传输器的丨系统与一传统接收器通讯的开路故障侦测的丨实施例的示意图。第九图为用于包含一接收器的丨系统与一传统传输器通讯的开路故障侦测的丨实施例的示意图。第十图为短路开关及固定型侦测的丨实施例的示意图。第十一图为桥接侦测的丨实施例的示意图。第十二图为用于串音侦测的丨系统的丨实施例的示意图。第十三图是显示开路故障侦测的丨实施例。第十四图为桥接故障侦测的丨实施例的示意图。第十五图为互补桥接故障侦测的丨实施例的示意图。第十六图为用于具有相同极性导线的桥接故障侦测的丨实施例的示意图。第十七图为用于用于具有相同极性导线的桥接故障侦测的丨实施例的示意图。第十八图显示用以侦测桥接故障的测试结构。第十九图为解说内连线故障测试的丨实施例的流程图。第二十图为包含一实施例的故障测试的丨装置的丨实施例的示意图。
技术实现思路
本专利技术的实施例大体上针对内连线的故障测试。于本专利技术的第一观点中，一故障分析装置的丨实施例包含一测试样式源用以提供一测试样式于一传输器与一接收器间的内连线，所述内连线具有一传输器端及一接收器端，此内连线包含一第一导线及一第二导线，且此传输器于所述第一导线中传送此测试样式至所述接收器。所述装置更包含一第一开关，用以开启和关闭于第一导线的第一连结；以及一第二开关，用以开启和关闭于第二导线的第二连结。所述第一开关及第二开关被对应设置于一架构中以侦测于此内连线中一或多个故障。于本专利技术的第二观点中，一方法包含供应一第一测试样式于一内连线的丨第一导线，其中此内连线包含所述的第一导线及一第二导线。一第一控制讯号被传送至一第一开关，所述第一开关基于此第一控制讯号用以开启或关闭于第一导线的一第一连结。一第二控制讯号被传送至一第二开关，所述第二开关基于此第二控制讯号用以开启或关闭于第二导线的一第二连结。此内连线被调整以接收讯号，并对于一故障是否存在于此被调整以接收讯号的内连线中作一判定。实施方式本专利技术的实施例大体上针对输入输出anput/Output，I/O)内连线的一测试结构。于本文中「内连线」指介于用以传送输入讯号或输出讯号的装置间的任何讯号内连线。「高速I/O内连线」或「HSI0内连线」指任何可以相对高速来运作的I/O内连线。于一些实施例中，一测试结构被提供以测试装置间的差分内连线。举例而言，所述测试结构可被用以侦测并定位出介于一传输器与一接收器间的丨内连线的故障所在。在本文中所提及的一测试结构以测试内连线可为一内连线故障分析器。于一些实施例中，一高速输入输出(High-Speed Input-Output, HSI0)内连线的测试结构被提供以测试系统电路板上所设置的通讯装置间以交流(AC)和直流(DC)耦合的差分内连线。于一些实施例中， 一测试结构可用以侦测并定位一或多个故障，其中所述故障可包含固定型故障、开路故障及桥接故障。于一些实施例中，一测试结构可用以分析耦合杂讯或串音对讯号完整性所造成的影响。于一些实施例中，一测试结构可把一目标内连线测试整合至一传统的功能测试中。此测试结构可于一些实施例中使用现存的晶片功能及测试硬体，例如一讯号侦测器及一内建自我检测(Built-in Self-Test,BIST)电路系统，可被用于HSIO电路系统做功能测试。比照于高速介面测试的IEEE标准1149. 6 (IEEE STD 1149. 6，2003年三月的标准)的规定，一实施例可于一功能速率下运行HSIO内连线测试且无需提供额外的类比电路去观看测试回应的丨较简化的实施，即为无需IEEE标准的丨致性确认，只要符合标准1149. 6即可。于一些实施例中，一 HSIO差分内连线的测试结构可用以简化所述的HSIO内连线测试。于一测试结构的丨实施例中，一目标内连线测试可用与一功能测试的相同方式来实行。于一些实施例中，此测试结构可用以侦测并定位开路故障、固定型故障及桥接故障，并可延伸侦测并定位路由频道本文档来自技高网...

【技术保护点】
１．一种故障分析装置，包含：一测试样式源，用以提供一测试样式于介于一传输器及一接收器间的一内连线，该内连线具有一传输器端及一接收器端，该内连线包含一第一导线及一第二导线，该传输器传送该第一导线上的该测试样式至该接收器；一第一开关，用以开启及关闭于该第一导线的一第一连结；以及一第二开关，用以开启及关闭于该第二导线的一第二连结；其中该第一开关及该第二开关依据一架构设置于一测试路径的至少一部分用以于该内连线中进行一或多个故障的侦测。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：C·苏，
申请(专利权)人：晶像股份有限公司，
类型：发明
国别省市：US