使用内部实速逻辑-BIST的逻辑模块的自动故障测试制造技术

使用内置于芯片的实速逻辑－ＢＩＳＴ，逻辑模块和具有芯片内部逻辑门的宏接口的自动故障测试的系统和方法。在初始化内部存储元件之后，产生一组测试信号并被该逻辑模块处理。该逻辑模块的输出被累积到一个标记并与参考标记相比较以检测故障。可以使用简单的测试矢量在ＡＴＥ（自动测试设备）上执行测试，或可以由现场工程师在包括芯片的实际面板上执行。

【技术实现步骤摘要】

本专利技术一般涉及硬件测试，尤其涉及使用逻辑-BIST(内建自测试)的逻辑模块的自动实速故障测试。
技术介绍
数字逻辑模块的测试一般使用该数字逻辑模块中的自动测试设备(ATE)和扫描链执行。尽管这种方法能够工作，但这种测试执行的速度低于数字逻辑模块在测试条件下所期望的工作速度。这样，在实速或期望速度下出错但在低速下通过的逻辑不被检测。此外，这种测试一般不测试数字逻辑的宏接口。因此，由于宏和逻辑之间的接口通常被单独测试，连接故障可能不被检测。而且，复杂的ATE接口不允许现场工程师为方便起见在现场测试芯片。因此，需要一种系统和方法，对使用简单ATE接口的整个逻辑模块执行实速测试。
技术实现思路
为获得上述和其他目标以及根据本专利技术的目的，所提供的是一种系统和方法，使用内置于芯片的实速逻辑-BIST电路，对逻辑模块和半导体装置(芯片)的接口实行自动故障测试。在例如触发器或静态随机存取存储器(SRAM)这样的内部存储元件的初始化完成之后，产生一组测试信号以便于逻辑模块处理。该逻辑模块的输出被累积到一个测试标记并与一个参考标记相比较以检测故障。测试可以在使用简单测试矢量的ATE上执行，也可以本文档来自技高网...

【技术保护点】
一种半导体装置，包括：逻辑模块，其具有与时钟信号和复位信号相连的一组触发器和存储器；图形发生器，用以产生一组由逻辑模块处理的测试信号；标记累加器，在处理测试信号时基于由逻辑模块产生的一组输出产生测试标记；和内 建自测试（逻辑－ＢＩＳＴ）电路，用以初始化触发器和存储器和初始化逻辑模块的测试；其中初始化触发器和存储器使得它们同时存储已知值，而不管触发器和存储器上的复位信号的定时变化或传播延迟。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：VC穆斯拉巴德，R舍蒂加拉，
申请(专利权)人：创世纪微芯片公司，
类型：发明
国别省市：US[]