LSI的测试方法技术

本发明专利技术提供一种ＬＳＩ的测试方法，能够高精确度地检测出有延迟故障的不良ＬＳＩ。在步骤（Ｓ４、Ｓ４Ａ），生成分别用终点的ＦＦ取入信号变化后及变化前的信号时的第一及第二观测用测试模式。在步骤（Ｓ５、Ｓ５Ａ），分别基于第一及第二观测用测试模式生成第一及第二延迟故障测试模式。进而，在步骤（Ｓ６，Ｓ７）中使用第一延迟故障测试模式对ＬＳＩ进行测试，在步骤（Ｓ９，Ｓ１０）中使用第二延迟故障测试模式对同一ＬＳＩ进行测试。然后，如果两个测试的结果两方均正常则为合格。

【技术实现步骤摘要】

本专利技术涉及一种用于在具有扫描测试功能的LSI(Large ScaleIntegration大规模集成电路)中检测延迟故障的测试方法。
技术介绍
图2是具有扫描测试功能的LSI的概略构成图。该LSI具有测试对象的组合电路1B和其前级的组合电路1A，在这些组合电路1A、1B之间用扫描触发器(以下将触发器称之为“FF”，将扫描触发器称之为“S-FF”)2B1、2B2、…、2Bm进行连接，同时由这些S-FF2B1～2Bm构成了扫描链(scan chain)。S-FF用根据扫描许可信号SE来选择来自前级的组合电路的信号或扫描输入信号的选择器，和将由该选择器所选择的信号以时钟信号的定时进行保持并输出的FF构成。从组合电路1A并列地输出的信号被分别提供给S-FF2B1、2B2、…、2Bm的选择器的第1输入，从这些S-FF2B1～2Bm的各FF输出的信号被并列地提供给组合电路1B的输入侧。进而，S-FF2B1、2B2、…、2Bm-1的各FF输出侧被分别连接到S-FF2B2、2B3、…、2Bm的各选择器的第2输入。另外，S-FF2B1的选择器的第2输入被连接到扫描输入端子3B，S-FF2Bm的FF输出侧被连接到扫描输出端子4B。另一方面，在组合电路1A的输入侧，同样地从构成扫描链的S-FF2A1、2A2、…、2Ak并列地提供信号。另外，S-FF2A1选择器的第2输入被连接到扫描输入端子3A，S-FF2Ak的FF的输出侧被连接到扫描输出端子4A。进而，在组合电路1B的输出侧，同样地连接构成扫描链的S-FF2C1、2C2、…、2Cn，并分别将此S-FF2C1的选择器的第2输入连接到扫描输入端子3C，将S-FF2Cn的FF的输出侧连接到扫描输出端子4C。此外，从时钟端子5提供的时钟信号CLK经时钟供给通路被供给各S-FF的FF的时钟端子，从端子6提供的扫描许可信号SE被提供给各S-FF的选择器的控制端子。图3是表示图2的LSI中的以往的延迟测试动作的信号波形图。在这里，对以下情况进行说明，即，将组合电路1A、1B的输入信号和输出信号的数目分别设为4，测试从将测试数据提供给测试对象的组合电路1B的输入侧起、到在输出侧输出逻辑运算结果的信号为止的延迟时间。此外，设从时钟端子5提供的时钟信号CLK，按时间α延迟后作为时钟信号CKB传输给各S-FF2B，并按时间β延迟后作为时钟信号CKC传输给各S-FF2C。首先，将扫描许可信号SE设定成“H”，将所有的S-FF的选择器切换到第2输入侧。由此，将S-FF2A1～2A4的各FF级联连接，构成从扫描输入端子3A至扫描输出端子4A的移位寄存器。另外，从S-FF2A1～2A4的各FF输出的信号被并列地提供给组合电路1A。同样，将S-FF2B1～2B4的各FF级联连接而构成从扫描输入端子3B至扫描输出端子4B的移位寄存器，从S-FF2B1～2B4的各FF输出的信号被并列地提供给组合电路1B。在图3的时刻t1，将提供给扫描输入端子3A、3B的扫描输入信号SIA、SIB，按照规定的测试数据TDA、TDB分别设定为“a4”、“b4”(其中，信号“a4”、“b4”为“H”或“L”)，从输出端子5提供脉冲状的时钟信号CLK。由此，在各时钟供给通路中的传输延迟后，分别将“a4”、“b4”的数据取入到S-FF2A1、2B1。以下，在时刻t2、t3、t4，从扫描输入端子3A依次提供扫描输入信号SIA(“a3”、“a2”、“a1”)，并按照时钟信号CLK依次移位到S-FF2B1～2B4。另外，从扫描输入端子3B依次提供扫描输入信号SIB(“b3”、“b2”、“b1”)，并依次移位到S-FF2B1～2B4。通过以上的扫描移位动作，测试数据TDA(“a1”、“a2”、“a3”、“a4”)被保持在S-FF2A1～2A4的各FF上，并列地提供给组合电路1A。另外，测试数据TDB被保持在S-FF2B1～2B4的各FF上，并列地提供给组合电路1B。组合电路1A基于测试数据TDA进行逻辑处理，在规定的处理时间后，其结果信号RDA作为“初始化测试模式”被并列地输出。另外，组合电路1B基于测试数据TDB进行逻辑处理，在规定的处理时间D后，其结果信号RDB1被并列地输出。在时刻t5，将端子5的扫描许可信号SE设定为“L”，将所有的S-FF的选择器切换到第1输入侧。由此，使从组合电路1A输出的信号提供给S-FF2B1～2B4的FF的输入侧。但是，由于在该时刻t5，时钟信号CLK没有提供给时钟端子5，所以S-FF2A1～2A4的FF的内容不变化。在时刻t6，从时钟端子5提供发射(launch)用的时钟信号CLK。由于时钟信号CLK按时间α延迟后作为时钟信号CKB提供给S-FF2B1～2B4，所以在该时刻从组合电路1A输出的信号RDA被取入到S-FF2B1～2B4的FF，几乎同时提供给组合电路1B(因向各S-FF2B1～2B4的时钟供给通路有若干不同，故动作时间不完全一致)。在组合电路1B，基于新信号RDA进行逻辑处理，在规定的处理时间D后，生成新的处理结果的信号RDB2，并被输出到S-FF2C1～2C4的选择器的第1输入。此外，在处理时间D之间，从组合电路1B输出的信号变得不定。进而，在从时刻t6起经过了预先所设定的测试用的延迟时间T的时刻t7，从时钟端子5提供捕获(取入)用的时钟信号CLK。由于时钟信号CLK按时间β延迟后作为时钟信号CKC提供给S-FF2C1～2C4，所以在该时刻上将组合电路1B的处理结果的信号RDB2(“c1”、“c2”、“c3”、“c4”)取入到S-FF2C1～2C4。由此，从扫描输出端子4C输出的扫描输出信号SOC就成为“c4”。在时刻t8，使扫描许可信号SE返回到“H”，全部S-FF的选择器被切换到第2输入侧，再次成为扫描移位动作状态。在时刻t9～t12中的各时钟信号CLK的上升起时间β后，S-FF2C1～2C4的FF的内容被顺次移位，从扫描输出端子4C作为扫描输出信号的SOC串联地进行输出。从而，通过对扫描输出信号SOC进行检查，就能够测试组合电路1B的逻辑处理的延迟时间D。即，如果扫描输出信号SOC与基于组合电路1B的输入数据RDA和逻辑电路条件所预定的值(即，“观测用测试模式”)一致，则以下公式(1)成立。α+D＜β+T…(1)如果扫描输出信号SOC与预定的值不一致，则上述公式(1)不成立，例如，能够检测出处理时间D因制造不良等而变大。图4是表示图2的LSI延迟测试的构成的说明图。首先，在延迟测试用的测试模式生成装置(例如，具有生成测试模式/数据的程序的计算机)上，输入成为测试对象的LSI的组合电路1B的逻辑电路信息，进而，指定测试对象电路的起点(在此情况下为组合电路1B的输入侧的S-FF2B)和终点(在此情况下为组合电路1B的输出侧的S-FF2C)。由此，通过测试模式生成装置，生成表示测试对象LSI的端子5、6、3A、3B、4C的各信号CLK、SE、SIA、SIB、SOC在时间经过的同时怎样进行变化的测试模式/数据。接着，将所生成的测试模式/数据读入到扫描测试装置。扫描测试装置具有使测试模式/数据的时刻与地址对应起来并在各地址存储信号CLK、SE、SIA、SIB、SOC的状态(本文档来自技高网...

【技术保护点】
一种ＬＳＩ的测试方法，在具有组合电路和设置在其输入侧与输出侧的扫描触发器的ＬＳＩ中，对该组合电路的延迟进行测试，上述ＬＳＩ的测试方法的特征在于，进行以下处理：对上述组合电路的构成信息和成为测试对象的输入侧的起点的扫描触发器以及输出侧的终点的扫描触发器进行指定的指定处理；为使信号变化从上述指定处理中所指定的起点至终点进行传输，将该起点的扫描触发器的信号值，作为初始化测试模式进行生成的初始值生成处理；将用上述终点的扫描触发器取入了上述初始化测试模式的信号值变化后的值时的信号值，作为第一观测用测试模式进行生成的第一观测值生成处理；将用上述终点的扫描触发器取入了上述初始化测试模式的信号值变化前的值时的信号值，作为第二观测用测试模式进行生成的第二观测值生成处理；基于上述第一观测用测试模式生成第一延迟故障测试模式的第一延迟故障模式生成处理；基于上述第二观测用测试模式生成第二延迟故障测试模式的第二延迟故障模式生成处理；以及在使用了上述第一及第二延迟故障测试模式的上述ＬＳＩ的延迟故障测试中不存在延迟故障的情况下，判定为该ＬＳＩ正常的判定处理。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：牛久保政宪，
申请(专利权)人：冲电气工业株式会社，
类型：发明
国别省市：JP[]