用于选择性屏蔽测试响应的方法和系统技术方案

一种用于测试集成电路（１０）的设备，包括用于压缩被测试电路（１４）的测试响应的压缩器（２２），该被测试电路（１４）是集成电路（１０）的一部分；和耦合在该被测试电路和压缩器（２２）之间的屏蔽电路（１８），用于屏蔽来自该被测试电路（１４）的一个或多个测试响应。该屏蔽电路（１８）还包括用于接收压缩的屏蔽数据并且提供解压缩的屏蔽数据的解压缩电路。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种用于测试集成电路(IC)的设备，包括用于压缩来自被测试电路的测试响应的压缩器，该被测试电路是IC的一部分；和耦合在该被测试电路和压缩器之间的屏蔽电路，用于屏蔽来自该被测试电路的一个或多个测试响应。本专利技术还涉及一种用于测试IC的方法。本专利技术进一步涉及一种计算用于屏蔽来自IC的测试数据的压缩屏蔽数据的方法。压缩来自IC的测试响应是有利的，因为这样可以减少该测试数据体积和测试时间。然而，一些测试响应的值不能被先验确定，而其他测试响应可能是三态或者不可靠的。这些未知的、三态的和不可靠的测试响应被称为“X”测试响应，导致测试响应的可靠压缩变得非常困难或者甚至是不可能的。典型地，对于数字IC的制造测试使用自动测试仪器(ATE)进行，也成为IC测试器。ATE存储测试激励(test stimuli)并且将这些激励应用到IC。然后ATE观察该IC随后的响应。ATE将这些观察的响应与无故障IC的预期响应相比较。这样就可以确定该IC是否通过该测试，并且诊断故障。该ATE将该测试激励和无故障测试响应存储到它的存储器中。数字IC通常包括扫描链(scan chain)。这意味着，本文档来自技高网...

【技术保护点】
一种用于测试集成电路（１０）的设备，该设备包括：－压缩器（２２），用于压缩被测试电路（１４）的测试响应，该被测试电路（１４）是集成电路１０的一部分；和－耦合在该被测试电路和压缩器（２２）之间的屏蔽电路（１８），用于屏蔽来自该 被测试电路（１４）的一个或多个测试响应，其特征在于，该屏蔽电路（１８）还包括解压缩电路（２６，３０，３６，３８），用于从该设备接收压缩的屏蔽数据（ｍ↓［１］－ｍ↓［ｑ］）并且为该屏蔽电路（４０）提供解压缩的屏蔽数据。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：HPE弗兰肯，A格洛瓦茨，F哈普克，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]