用于多芯片封装的JTAG测试体系结构制造技术

一种测试通信路径设置在多芯片封装中的芯片之间。可从外部访问的ＪＴＡＧ输入和输出引脚提供给多芯片封装中的第一芯片，并且该第一芯片被配置成允许在这些ＪＴＡＧ引脚上接收的信号路由到该多芯片封装中的其它芯片。提供给第一芯片的控制信号控制ＪＴＡＧ信号到每个芯片的路由。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及电子电路和测试领域，具体地说涉及便于多芯片封装(MCP)的JTAG测试的体系结构。IEEE标准1149.1，标准测试访问端口和边界扫描体系结构规定了一种用于通过在生产阶段使用数字全扫描和边界扫描测试来验证集成电路的操作的技术。该标准也称为JTAG标准，以及相应的测试过程称为JTAG测试。根据该标准，在集成电路(IC)的所有功能输入/输出(I/O)信号上插入边界扫描单元(BSC)，以及在该IC的每个触发器处插入扫描多路复用器。测试访问端口(TAP)控制器被配置用于接收三个控制输入(TDI、TMS、TCK)和重置输入(TRST)，以及提供输出(TDO)。TAP控制器根据一系列预定义的测试命令解释程序(test shell)接收控制输入，给该输入边界扫描单元和触发器装载给定的测试图案，激活IC内的逻辑器件以在输出边界扫描单元和触发器中产生合成信号，并输出这些合成信号。将这些合成信号与对应于给定测试图案的一组预定义的无错输出比较；如果合成信号与预定义的无错输出不匹配，则该IC是有缺陷的。随着电子系统变得更加复杂，需要多个集成电路来执行给定功能。为了便于执行这种复杂功能所需的电路的有效封装，已经研制了多芯片封装(MCP)，其中单个封装被配置成包含多个集成电路。MCP通常用于例如无线通信的芯片上系统(SoC)解决方案。用于蓝牙(BT)无线连接的MCP例如可以包含操控蓝牙基带处理的主要是数字的管芯、和操控射频(RF)调制的主要是模拟的管芯以及在数字控制下的解调功能。为了遵守IEEE 1149.1标准，包含数字电路的多芯片封装中的每个芯片在该标准下必须是完全可测试的。然而，MCP上可从外部访问的引脚的数目是有限的，并且增加MCP尺寸以适应附加引脚对MCP的整个成本是具有直接影响的。在前面提到的蓝牙MCP实例中，对于MCP内的两个芯片的每一个使用五个引脚会由于该领域中的竞争的影响而在经济上是不可行的。在包含多于两个芯片的MCP中，MCP中的每一芯片五个测试引脚的不可行性将进一步加重。本专利技术的目的是提供便于多芯片封装中的JTAG测试的体系结构。本专利技术的另一目的是提供便于多芯片封装中的JTAG测试的、最小化多芯片封装上所需的可从外部访问的引脚数目的体系结构。这些目的和其它的目的通过在多芯片封装中的芯片之间提供测试通信路径来实现。可从外部访问的JTAG输入和输出引脚被提供给该多芯片封装中的第一芯片，并且该第一芯片被配置成允许在这些JTAG引脚上接收的信号路由到该多芯片封装中的其它芯片。提供给第一芯片的控制信号控制JTAG信号到每个芯片的路由。下面是本专利技术的说明性实施例的描述，其将结合附图来表明上述特征和优点，以及其它特征和优点。所包括的附图用于说明的目的而不是旨在限制本专利技术的范围。在附图中附图说明图1示出根据本专利技术的测试体系结构的实例方框图，用于多芯片封装中的多个集成电路的JTAG测试。图1示出根据本专利技术的测试体系结构的实例方框图，用于多芯片封装中的两个集成电路100、200的JTAG测试。本领域的普通技术人员将认识到仅示出了对理解本专利技术的概念必需的部件、集成电路100、200将包含多个其它电路和系统、以及一般在这些集成电路之间将存在多个其它互连201。在图1中示出了五个常规JTAG输入和输出引脚，TMS、TDI、TCK、TRST、和TDO，它们可操作地耦接到第一集成电路(IC)100中的测试访问端口(TAP1)110。TAP1 110对应于被配置用于在测试期间控制IC 100的常规测试访问端口控制器，以及被配置用于将测试图案装载到IC 100的内部器件中，并且从IC 100中卸载合成信号，以和预定义的无错输出信号比较。图1中所示的是常规输入172和输出171边界扫描单元，其在JTAG测试期间由IC 100中的TAP1 110和IC200中的TAP2 210控制和扫描。在测试期间TAP1 110被配置用于装载的IC 100的其它器件之一是寄存器Test_D2 140，其是被配置用于控制信号从JTAG输入和输出引脚到第二IC 200的路由的寄存器。IC 100中的寄存器Test_D2 140控制一个选择三组输入之一以便路由到IC 200的多路复用器150。在第一测试模式中，三个普通输入/输出(I/O)信号102通过多路复用器150耦合到第二IC 200中的控制逻辑220。基于通过这些普通I/O信号102发送的命令，控制逻辑220通过Tenab寄存器230使能IC 200的测试访问端口(TAP2)210。当使能TAP2 210时，在第二测试模式中，IC 100中的TAP1 110安置Test_D2寄存器140，以及由此安置多路复用器150，其中来自JTAG输入引脚TMS、TCK、TDI的信号耦合到IC 200中的TAP2 210。其后，JTAG控制输入TMS、TCK、TDI以与仿如TAP2 210直接连接到JTAG输入引脚TMS、TCK、TDI的相同方式通过IC 100耦接到IC 200中的TAP2 210，并且IC 200的测试可以按照JTAG标准进行。IC 200的输出信号sig0与测试输出信号tdo信号在mux240被多路复用。当IC 200被使能用于JTAG测试时，测试输出信号tdo通过mux240耦合到IC 100，并且TAP1 110被配置用于将该输出信号tdo从IC 100耦合到JTAG输出引脚TDO。JTAG重置引脚TRST通过IC 100连续耦接到IC 200，并被配置用于通过重置IC 200中的Tenab寄存器230来禁用IC 200的测试。注意，上述JTAG信号从IC 100耦合到IC 200允许IC 200的完全符合JTAG的测试，而在多芯片封装上不需要任何附加的可从外部访问的引脚。另外注意，这种体系结构允许由多芯片封装上的一组可从外部访问的JTAG引脚、通过仅提供不同的测试模式使能命令序列以按照需要使能每个附加芯片，来控制多于两个芯片。JTAG重置还重置Test_D2寄存器140，将多路复用器150置于其默认状态，其中可选地来自IC 100的内部信号103耦合到IC 200。照这样，从多路复用器150耦接IC 100和IC 200的三条线并不是专门地专用于测试目的；当IC 100和IC 200不处于测试模式时，可通过这三条线来传输功能信号。采用类似的方式，用于提供测试模式使能序列的三个普通I/O信号102通常可以是在正常操作期间具有其它功能的任何三个输入引脚。在这种实施例中，来自普通I/O信号102的设置Tenab寄存器230的命令序列应当被定义为内部信号103和选择的I/O信号102在正常操作期间不能产生的序列。这种独一无二的测试模式使能序列的使用在本领域中是常见的，正如使能或预使能测试模式的其它技术一样。另外注意，三条线之一被示为在每个IC 100、200处包含双向端口160、260，表明它可用于从IC 200到IC 100以及从IC 100到IC 200的通信。所有JTAG输入和输出线可类似地被配置用于双向操作。上述仅示出了本专利技术的原理。由此应当理解，本领域的技术人员能够设计各种配置，其尽管未在这里明确描述或示出，但是体现了本专利技术的原理并由此在本专利技术的精神和范围之本文档来自技高网...

【技术保护点】
一种多芯片系统，包括：第一集成电路（１００），其耦接到可从外部访问的测试引脚（ＴＭＳ、ＴＣＫ、ＴＤＩ、ＴＤＯ、ＴＲＳＴ），和第二集成电路（２００），其耦接到第一集成电路（１００），其中第一集成电路（１００）被 配置用于给第二集成电路（２００）提供通信路径以将测试信号从测试引脚（ＴＭＳ、ＴＣＫ、ＴＤＩ、ＴＤＯ、ＴＲＳＴ）传送到第二集成电路（２００）。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：J塔莱萨特，S布沃尔达，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]