缓冲电路、驱动电路、半导体测试装置及半导体集成电路制造方法及图纸

本发明专利技术的缓冲电路具备：输出电路，其使输出阻抗维持一定，且输出一种输出电压大约与输入信号的输入电压相同的输出信号；第１电晶体和第２电晶体，其以直列方式分别连接至该输出电路的二端，通过使与输入电压或输出电压的大小相对应的供给电压分别施加至该输出电路的二端，使输出电路中的消耗电力减低以保护该输出电路；第１基极电压控制单元，其供给基极电压至第１电晶体以控制第１电晶体；以及第２基极电压控制单元，其供给基极电压至第２电晶体以控制第２电晶体。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种缓冲电路，驱动电路，半导体测试装置以及半导体集成电路。本专利技术特别是涉及一种可对应于电压振幅大的输入信号和输出信号的缓冲电路和驱动电路，且本专利技术另亦涉及一种具备该驱动电路的半导体测试装置以及半导体集成电路。通过参照以下申请案所记载的内容，则由参照文件的组成所确认的指定图成为本案的组成及本案的记载的一部份。特愿2003-410115 申请日 西元2003年12月9日
技术介绍
请参阅图1显示先前的缓冲电路100的构成，该缓冲电路100具备输入端101，电晶体102，萧特基(Schottky)二极管104，定电流源106，定电流源108，萧特基二极管110，电晶体112，电晶体114，萧特基二极管116，萧特基二极管118，电晶体120以及输出端122。电晶体102是npn型电晶体，其基极连接至输入端101，集极连接至正的电源电压(Vcc)，射极连接至萧特基二极管104的阳极。萧特基二极管104的阳极连接至电晶体102的射极，阴极则连接至电晶体120的基极和定电流源106。定电流源106连接至萧特基二极管104的阴极和负的电源电压(Vee)之间。正的电源电压和负的电源电压之间一定的电流流过电晶体102和萧特基二极管104。电晶体112是pnp型电晶体，其基极连接至输入端101，集极连接至负的电源电压，射极连接至萧特基二极管110的阴极。萧特基二极管110的阳极连接至定电流源，阴极则连接至电晶体112的射极。定电流源108连接至正的电源电压和萧特基二极管110的阳极之间，正的电源电压和负的电源电压之间一定的电流流过电晶体112和萧特基二极管110。电晶体114是npn型电晶体，其基极连接至定电流源108和萧特基二极管110的阳极，集极连接至正的电源电压，射极连接至萧特基二极管116。萧特基二极管116的阳极连接至电晶体114的射极，阴极则连接至输出端122。萧特基二极管118的阳极连接至输出端122，其阴极则连接至电晶体120的射极。电晶体120是pnp型电晶体，其基极连接至定电流源106和萧特基二极管104的阴极，集极连接至负的电源电压，射极连接至萧特基二极管118的阴极。又，定电流源106和定电流源108流过大约相同的电流。因此，电晶体114，萧特基二极管116，萧特基电晶体118以及电晶体120中经常有一定的电流流过。在以上述方式构成的缓冲电路100中，当正的电源电压是+19V，负的电源电压是-6.5V，输入信号和输出信号的电压范围是由-3V至+15V时，若由电晶体中所下降的电压是0.8V，由萧特基二极管中所下降的电压是0.5V，则电晶体114的基极电压的范围由-1.7V成为+16.3V，电晶体120的基极电压的范围由-4.3V成为+13.7V。请参阅图2显示先前的缓冲电路200的构成，该缓冲电路200具备输入端201，电晶体202，萧特基(Schottky)二极管204，电阻206，萧特基二极管208，定电流源210，定电流源212，萧特基二极管214，电阻216，萧特基二极管218，电晶体220，电晶体222，电晶体224，萧特基二极管226，萧特基二极管228，电晶体230，电晶体232以及输出端234。电晶体202是npn型电晶体，其基极连接至输入端201，集极连接至正的电源电压(Vcc)，射极连接至萧特基二极管204的阳极。萧特基二极管204的阳极连接至电晶体202的射极，阴极则连接至电晶体230的基极和电阻206。电阻206连接至萧特基二极管204的阴极和萧特基二极管208的阳极之间。萧特基二极管208的阳极连接至电阻206，阴极则连接至电晶体232的基极和定电流源210。定电流源210连接至萧特基二极管208的阴极和负的电源电压(Vee)之间。正的电源电压和负的电源电压之间一定的电流流过电晶体202，萧特基二极管204，电阻206以及萧特基二极管208。电晶体220是pnp型电晶体，其基极连接至输入端201，集极连接至负的电源电压，射极连接至萧特基二极管218的阴极。萧特基二极管218的阴极连接至电晶体220的射极，阳极则连接至电晶体224的基极和电阻216。电阻216连接至萧特基二极管214的阴极和萧特基二极管218的阳极之间。萧特基二极管214的阴极连接至电阻216，其阳极连接至电晶体222的基极和定电流源212。定电流源212连接至正的电源电压和萧特基二极管214的阳极之间，正的电源电压和负的电源电压之间一定的电流流过萧特基二极管214，电阻216，萧特基二极管218以及电晶体220。电晶体222是npn型电晶体，其基极连接至定电流源212和萧特基二极管214的阳极，集极连接至正的电源电压(Vcc)，射极连接至电晶体224的集极。电晶体224是npn型电晶体，其基极连接至电阻216和萧特基二极管218的阳极，集极连接至电晶体222的射极，射极连接至萧特基二极管226的阳极。萧特基二极管226的阳极连接至电晶体224的射极，阴极则连接至输出端234和萧特基二极管228的阳极。萧特基二极管228的阳极连接至萧特基二极管226阴极和输出端，阴极连接至电晶体230的射极。电晶体230是pnp型电晶体，其基极连接至萧特基二极管204的阴极和电阻206，射极连接至萧特基二极管228的阴极，集极连接至电晶体232的射极。电晶体232是pnp型电晶体，其基极连接至萧特基二极管208的阴极和定电流源210，射极连接电晶体230的集极，集极连接至负的电源电压。又，定电流源210和定电流源212中流过大约相同的电流。因此，电晶体222，电晶体224，萧特基二极管226，萧特基二极管228，电晶体230以及电晶体232中经常流过一定的电流。在以上述方式构成的缓冲电路200中，当正的电源电压是+19V，负的电源电压是-6.5V，输入信号和输出信号的电压范围是由-3V至+15V时，若由电晶体中所下降的电压是0.8V，由萧特基二极管中所下降的电压是0.5V，则电晶体224的基极电压的范围由-1.7V成为+16.3V，电晶体230的基极电压的范围由-4.3V成为+13.7V，电晶体222的基极电压的范围由-0.9V成为+17.1V，电晶体232的基极电压的范围由-5.1V成为+12.9V。由于现在尚未得知先前技术文献的存在，此处因此省略先前技术文献的相关的记载。
技术实现思路
近年伴随着半导体装置的高速化，半导体测试装置中供给半导体装置的测试信号所用的驱动电路中所使用的缓冲电路需要高速化。又，由于缓冲电路的晶片化的进展，加上高速化，则缓冲电路中所使用的电晶体的基极电压的高耐压化的实现变成较困难。在图1所示的缓冲电路100中，由于输入信号的电压振幅保持原状地追加至电晶体114和120的基极电压，则输入信号的电压振幅不可变大。因此，不能输出电压振幅大的输出信号。又，在图2所示的缓冲电路200中，通过追加一种追踪电路，电晶体224和230的集极-射极间的电压虽然可保持一定，但由于输入信号的电压振幅保持原状地追加至电晶体222和232的基极电压，则输入信号的电压振幅仍不可变大。因此，不能输出电压振幅大的输出信号。本专利技术的目的是提供一种可解决上述问题的缓冲电路，驱动电路，半导体测试装置以及半导体集成本文档来自技高网...

【技术保护点】
一种缓冲电路，其输出一与输入信号相对应的输出信号，其特征在于其包括：输出电路，其使输出阻抗维持一定，且输出一种输出电压大约与输入信号的输入电压相同的输出信号；第１电晶体和第２电晶体，其以直列方式分别连接至该输出电路的二端，通过使与输入电压或输出电压的大小相对应的供给电压分别施加至该输出电路的二端，使输出电路中的消耗电力减低以保护该输出电路；第１基极电压控制单元，其供给基极电压至第１电晶体以控制第１电晶体；以及第２基极电压控制单元，其供给基极电压至第２电晶体以控制第２电晶体，在输入电压小于第１基准值时，第１基极电压控制单元供给一预定的一定电压至第１电晶体以作为基极电压，若输入电压是在第１基准值以上时，由输入电压所预定的第１所定电压已降压后的较预定的一定电压还大的电压供给至第１电晶体以作为基极电压。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：松本直木，
申请(专利权)人：爱德万测试株式会社，
类型：发明
国别省市：JP[日本]