电路装置及其测试和/或诊断方法制造方法及图纸

为了进一步开发一种电路装置（１００；１００’），尤其是应用电路，被设置为产生至少一个测试图案，以及一种用于测试和／或诊断电路装置（１００；１００’）的方法，确保了可靠的故障检测，提出可以借助至少一个测试图案重新建模／扩展元件（１０、１２、１４；１０’、１２’、１４’）把测试图案重新建模和／或扩展为至少一个可预置和／或确定性的测试矢量，至少一个测试图案重新建模／扩展元件（１０、１２、１４；１０’、１２’、１４’）被设置、尤其是被插入至少一个信号路径（５０）上的至少一个、尤其是每一个分支点（５２、５４、５６）的上游。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种电路装置，具体涉及一种被设置为产生至少一个测试图案的应用电路(参见现有技术中的出版文件DE 10201554 Al)。 本专利技术还涉及一种对至少一个电路装置、尤其是至少一个应用电 路进行测试和/或诊断的方法。
技术介绍
集成电路生产的主要方面表现为对该电路的测试。甚至在集成电 路的设计期间，考虑集成电路的可测试性也是很重要的。这种考虑的 目的是使测试方法可用，从而可以借助这些测试方法对集成组件或集 成配件正常工作的能力进行测试。这种数字电路的生产测试的标准方法包括，向电路的输入端施加 测试信号(所谓的测试图案)，并把作为结果而获得的输出信号与来自 没有故障或缺陷的电路的信号进行比较。如果在测量的信号与期望的 信号之间出现差异，则可以假定被测试的电路包含至少一个故障或缺 陷，因此不宜使用。在很大程度上，当今的硬件验证测试图案由自动化测试工具(所 谓的自动测试图案发生器)而产生。为了检测电路中的缺陷，ATPG(自 动测试图案产生)是一种产生输入矢量的标准方法；因此，在这种情 况下，使用程序来自动地产生测试图案。在程序中，使用算法来产生ATPG测试图案，而且这些算法尤其采 用了所谓的"(单一)固定((single) stuck-at)"故障模型。在这个 故障模型中，假定故障电路的行为好似给定的电路节点固定不变地连 线至逻辑1或逻辑0。因此，如果电路中的线路或信号一直不正确地呈现逻辑值l ("固定l (stuck-at-l)")或逻辑值0 ("固定0" (stuck-at-0))，则存在"固 定"缺陷。这种固定缺陷的物理原因可能是例如与电压发生短路或与 地发生短路。不同算法之间的一个主要差别在于如下事实，所讨论的算法假定 电路内的不同位置可能引起故障。这样，算法的质量由这些假定的位 置多大程度上覆盖了实际物理缺陷的可能位置而确定。传统上，被假定为故障和故障位置的内容如下-电路元件的输入和输出端的固定0故障或固定1故障，-电路元件的输入和输出端的延迟故障， -电路元件的输入和输出端的开路故障，和/或 -相邻电线之间的短路。由于经实验得出该方法不足以很好地确保当今高度集成电路的良好产品质量， 一些发生器己经转变为引出所谓的"N检测(N detect)" 方法。在N检测方法中，命令发生器多次检测每一个故障或缺陷，即检 测N次。这是通过遵守概率原理而完成的由于故障模型没有完全覆盖出现的缺陷，因而使用不同的测试图案多次尝试对缺陷进行检测，这意 味着缺陷自身出现至少一次的概率较高，因而能够识别有缺陷的电路。 这个方法在测试范围方面给出了相当的改进，但是它不允许做出任何 实际的定性声明。通常，对用于测试图案发生器的电路的描述基于和实际电路的逻 辑行为相对应的栅格模型。在现有技术的出版文件DE 10038327 Al、 DE 10110177 Al、 DE 10201554 Al和DE 10209078 Al中，公开了实现这种测试装置的各种可 能的方式。根据现有技术的公布US 6721914 B2，还可以获知一种印刷 电路故障检测的一般方法。还应当参考-现有技术的出版文件US 6202181 Bl，其中提出了借助故障分析 功能来改进对搭接故障(bridging fault)的诊断，以及-现有技术的出版文件US 2004/0133833 Al，其中提出了从手动 产生的功能验证图案中选择最小数目的测试图案。然而，没有在这些 公布中考虑到与布局有关的数据；因而不能够检测到与布局有关的故障。最后，需要注意的是，当今电路的有区别的特征是不断复杂的配 线结构，其中固定故障、短路、延迟故障或开路故障能够在沿着线路-从驱动器至不同接收组件-的任意地方出现。由于用于测试图案检测的己知电路模型和已知方法仅与实际电 路的逻辑行为匹配，因此不能覆盖配线元件中的故障。为此，需要对 这种传统测试电路、尤其是传统的故障模型和故障位置假定做出改进 和扩展。
技术实现思路
根据上文已经描述的缺点和不足，以及现有技术中己经勾勒出的 适当容限，本专利技术的目的是进一步开发一种开头段落中规定的电路装置以及一种第二段落中规定的方法，使得确保对故障进行可靠的检测， 尤其是-不仅能够在电路元件的输入和输出端、而且能够在配线元件处检测到固定0故障或固定1故障，-不仅能够在电路元件的输入和输出端、而且能够在配线元件处 检测到延迟故障，-不仅能够在电路元件的输入和输出端、而且能够在配线元件处 检测到开路故障，以及-能够检测到相邻电线之间的短路故障。这个目的由一种具有权利要求l所述特征的电路装置和一种具有 权利要求5所述特征的方法而实现。有利实施例和有用改进由从属权利 要求的各个组合来描述。因此，本专利技术基于的原理是，描述电路的逻辑行为以及电路在出 现与布局有关的故障时的行为。这种电路模型能够利用至少一个测试 图案发生器而计算必需的测试模型，通过这些测试模型可以检测到与 布局有关的生产故障。为此，提供了一种具有待测试和/或诊断的应用电路并具有附加 逻辑的电路，所述附加逻辑意在用于测试和/或诊断应用电路，所述电 路还具有用于产生检测配线故障的确定性测试图案的装置。这些确定性测试图案被馈送入应用电路以便进行测试，而且测试 图案的质量可以得到提高，特别是对于具有复杂配线结构的集成电路。以这种方式，在本专利技术的具体的有利实施例中，附加逻辑可以计 算新的故障签名，因此改进了对这些故障签名以及所有其他生产故障 进行定位的精确性。对于固定故障、开路故障和延迟故障，明显改进了故障检测和诊 断分辨率。作为示例，根据本专利技术的过程可以具有如下形式.在先前己经产生至少一个逻辑(描述)和至少一个布局描述之后，在考虑布局描述的同时对逻辑(描述)进行重新建模，使用来自的重新建模的逻辑，产生至少一个测试图案，尤其是重新建模和/或扩展至少一个测试图案，.使用来自的重新建模的逻辑(描述)以及来自的 重新建模和/或扩展的测试图案，产生至少一个新的故障签名。根据本专利技术的技术启示， 一旦实际布局中出现信号分支或信号分 支点，则把至少一个测试图案重新建模/扩展元件和/或测试图案修正 或修改元件插入测试图案发生器电路，其中被插入的元件具有至少一 个缓冲器的形式，或具有至少一个扇出(fan-out)对象的形式。本专利技术的实质优点在于-高度复杂电路的测试图案质量有所提高，-能够以更高的精确性对生产故障进行故障定位，-实际IC (集成电路)上不需要额外的硬件，-通过使用所谓的N检测方法中的固定O故障和固定l故障集合的 联合，可以更有效地产生测试图案，-由于至少一个附加的图案重新建模/扩展元件、尤其是至少一个 附加的扇出元件完全适于发生器电路，因此可以使用现有的测试图案 发生器。 优选地，布局数据显式地用于产生适当的测试图案，其结果是改 进了故障检测。这个使用布局数据的方法还与相应的测试图案一起改 进了诊断分辨率。在本专利技术的有用实施例中，借助至少一个ATPG (自动测试图案发 生器)来计算测试图案的最优汇编。此外，所需的测试图案优选地根 据布局情况而产生。最后，本专利技术涉及上述至少一个电路装置的用途，禾(V或上述一 种方法的用途，用于测试和/或诊断，尤其是-用于跟踪和/或检测故障，例如生产故障，其形式为发生在电路 装置本文档来自技高网...

【技术保护点】
一种电路装置（１００；１００’），尤其是应用电路，被设置用于产生至少一个测试图案，其特征在于，－可以借助至少一个测试图案重新建模／扩展元件（１０、１２、１４；１０’、１２’、１４’）把测试图案重新建模和／或扩展为至少一个可预置的和／或确定性的测试矢量；以及－至少一个测试图案重新建模／扩展元件（１０、１２、１４；１０’、１２’、１４’）被设置，尤其是被插入到至少一个信号路径（５０）上的至少一个、尤其是每一个分支点（５２、５４、５６）的上游。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：安德里斯格鲁瓦茨，弗雷德里希哈克，史蒂芬艾亨勃格，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[]