【技术实现步骤摘要】
一种具有高掺杂层的分裂栅功率MOSFET器件及其制备方法
本专利技术涉及半导体器件
，尤其涉及一种具有高掺杂层的分裂栅功率MOSFET器件及其制备方法。
技术介绍
随着电力电子系统的发展，功率MOSFET(MetalOxideSemiconductorFieldEffectTransistor)器件由于其优异的性能扮演的角色越来越重要，成为微电子领域中不可替代的重要器件之一。但是由于“硅限”的存在，严重阻碍了功率MOSFET器件的发展。B.J.Baliga于1997年报道了一种利用电荷平衡效应来降低导通电阻的电荷耦合功率MOSFET，人称为分裂栅沟槽MOSFET。这种结构可以极大地降低器件的导通电阻，然而这种结构的漂移区电场分布却并不是非常的理想。这种情况在60～200V的范围内表现得尤为明显，导致器件的击穿电压无法继续提高，因此如何调节漂移区电场的分布，在提高击穿电压的同时进一步降低器件的通态电阻成为一个急需要解决的问题。
技术实现思路
鉴于上述的分析，本专利技术旨在提供一种具有高掺杂层的...
【技术保护点】
1.一种具有高掺杂层的分裂栅功率MOSFET器件，其特征在于，所述MOSFET器件的导通区包括若干个周期性排列的原胞，每个所述原胞均包括沟槽、屏蔽电极和沟槽栅电极；其中，/n所述沟槽，设置于半导体衬底的外延层中；/n所述屏蔽电极设置于所述沟槽中，所述沟槽栅电极设置于所述沟槽的顶部；所述屏蔽电极、所述沟槽栅电极均采用第二导电类型材料；/n所述外延层采用第一导电类型材料，包括依次层叠于所述半导体衬底上的、掺杂类型相同的第一外延层、第二外延层和第三外延层；所述第一外延层与第三外延层的掺杂浓度相同且均低于所述第二外延层的掺杂浓度。/n
【技术特征摘要】
1.一种具有高掺杂层的分裂栅功率MOSFET器件，其特征在于，所述MOSFET器件的导通区包括若干个周期性排列的原胞，每个所述原胞均包括沟槽、屏蔽电极和沟槽栅电极；其中，
所述沟槽，设置于半导体衬底的外延层中；
所述屏蔽电极设置于所述沟槽中，所述沟槽栅电极设置于所述沟槽的顶部；所述屏蔽电极、所述沟槽栅电极均采用第二导电类型材料；
所述外延层采用第一导电类型材料，包括依次层叠于所述半导体衬底上的、掺杂类型相同的第一外延层、第二外延层和第三外延层；所述第一外延层与第三外延层的掺杂浓度相同且均低于所述第二外延层的掺杂浓度。
2.根据权利要求1所述的具有高掺杂层的分裂栅功率MOSFET器件，其特征在于，
所述沟槽贯穿所述第三外延层、第二外延层并部分进入所述第一外延层；
所述屏蔽电极设置于所述沟槽的中下部，所述屏蔽电极的底部低于所述第二外延层的底部，所述屏蔽电极的顶部高于所述第二外延层的顶部。
3.根据权利要求1或2所述的具有高掺杂层的分裂栅功率MOSFET器件，其特征在于，
所述第一外延层的厚度为8～10um，掺杂浓度为1.8～2.0*1015cm-3；
所述第二外延层的厚度为4～5um，掺杂浓度为1.8～2.0*1016cm-3；
所述第三外延层的厚度为3～4um。
4.根据权利要求1所述的具有高掺杂层的分裂栅功率MOSFET器件，其特征在于，每个所述原胞还包括沟道区、漂移区、第一导电类型的源区；其中，
所述沟道区，对称设置于所述沟槽栅电极两侧，由所述外延层上经离子注入形成的第二导电类型阱区组成；所述阱区位于所述第三外延层中；
所述漂移区，设置于所述沟道区下方，由从所述沟道区底部至半导体衬底之间的第一导电类型的外延层组成；
所述源区，设置于所述沟道区上方，与所述沟道区表面接触，并从所述源区引出源极；所述源区位于所述第三外延层中。
5.根据权利要求1-4中任一项所述的具有高掺杂层的分裂栅功率MOSFET器件，其特征在于，
所述第一导电类型为N型，第二导电类型为P型；或者，所述第一导电类型为P型，第二导电类型为N型。
6.一种具有高掺...
【专利技术属性】
技术研发人员：陈润泽，王立新，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。