半导体装置以及半导体封装装置制造方法及图纸

本发明专利技术的半导体装置及半导体封装装置，具有：半导体基板，包括第一导电型的杂质；低浓度杂质层，形成于半导体基板的正面，包括浓度比半导体基板低的第一导电型的杂质；背面电极，形成于半导体基板的背面，由金属材料构成；第一、第二晶体管，分别形成于低浓度杂质层内的邻接的第一、第二区域，并在低浓度杂质层的正面具有源极电极及栅极电极；半导体基板作为共同漏极区域发挥功能，背面电极厚度为25μm以上35μm以下，在平面视下，半导体基板以向背面电极侧凸起的方式弯曲，设其对角尺寸为Lmm时，背面电极厚度相对于包括半导体基板和低浓度杂质层的半导体层的比例为(－0.48×L+2.07)以上(－0.48×L+2.45)以下。

【技术实现步骤摘要】
半导体装置以及半导体封装装置本申请是申请日为2017年8月1日、申请号为201780047044.1、专利技术名称为“半导体装置、半导体模块、以及半导体封装装置”的专利技术专利申请的分案。
本公开涉及，半导体装置以及半导体模块，尤其涉及多晶体管芯片以及安装有多晶体管芯片的模块。
技术介绍
在硅基板上形成晶体管的半导体装置，需要导通电阻的降低、以及因热而在芯片产生的弯曲的抑制。通过低导通电阻以及小的芯片弯曲，能够使电路的工作效率以及安装的成品率分别提高。例如，专利文献1公开，为了抑制半导体装置的使用时的热所产生的弯曲，正面电极和背面电极，由具有相同的线膨涨系数的金属构成，各个厚度也彼此相同或大致相同的结构的半导体装置。专利文献2示出，将正面电极以及背面电极的厚度设为10μm至20μm，以作为一个例子。而且，在专利文献1中，没有探讨导通电阻的降低。并且，专利文献2公开，能够改善形成在硅基板的背面侧的背面电极的弯曲量、以及导通电阻值的半导体装置、以及其制造方法。根据专利文献2，得到背面电极的厚度为2μm左右且导通电阻为3mΩ左右的半导体装置。(现有技术文献)(专利文献)专利文献1：日本特开2010－92895号公报专利文献2：日本特开2011－151350号公报
技术实现思路
专利技术要解决的课题本专利技术人，探讨在单个硅基板上形成两个纵型MOS(金属氧化物半导体)晶体管，将双方的晶体管的漏极在装置内的背面电极彼此连接的半导体装置(以下，称为多晶体管芯片)。然而，现有技术文献中探讨的半导体装置，都是单个纵型MOS晶体管，没有探讨多晶体管芯片的导通电阻的降低以及芯片弯曲的抑制。于是，本公开的目的在于，提供导通电阻的降低以及芯片弯曲的抑制良好的多晶体管芯片。解决课题所采用的手段为了解决所述问题，本公开涉及的半导体装置的实施方案之一，具有：半导体基板，由硅构成且包括第一导电型的杂质；低浓度杂质层，形成于所述半导体基板的正面，并且与所述半导体基板的正面接触，包括比所述半导体基板的所述第一导电型的杂质的浓度低的浓度的所述第一导电型的杂质；背面电极，形成于所述半导体基板的背面，并且与所述半导体基板的背面接触，由金属材料构成；第一纵型MOS晶体管，形成于所述低浓度杂质层内的第一区域；以及第二纵型MOS晶体管，形成于所述低浓度杂质层内的与所述第一区域邻接的第二区域，所述第一纵型MOS晶体管在所述低浓度杂质层的正面具有第一源极电极以及第一栅极电极，所述第二纵型MOS晶体管在所述低浓度杂质层的正面具有第二源极电极以及第二栅极电极；所述半导体基板作为所述第一纵型MOS晶体管的第一漏极区域以及所述第二纵型MOS晶体管的第二漏极区域的共同漏极区域发挥功能，所述背面电极的厚度为25μm以上35μm以下，所述半导体基板以在平面视中向所述背面电极侧凸起的方式弯曲，在将所述半导体基板的平面视的对角尺寸设为Lmm时，所述背面电极的厚度相对于包括所述半导体基板和所述低浓度杂质层的半导体层的比例为(－0.48×L+2.07)以上，所述背面电极的厚度相对于包括所述半导体基板和所述低浓度杂质层的半导体层的比例为(－0.48×L+2.45)以下。根据该结构，即使实施方式涉及的模型A、B、以及C的任意的多晶体管芯片，导通电阻R都处于该模型的导通电阻规格最大值以下。专利技术效果根据本公开涉及的半导体装置，得到导通电阻的减少以及芯片弯曲的抑制良好的多晶体管芯片。附图说明图1是示出实施方式涉及的多晶体管芯片的层叠结构的一个例子的截面图。图2是示出实施方式涉及的多晶体管芯片的应用电路的一个例子的电路图。图3是示出实施方式涉及的多晶体管芯片的产品标准以及设计例的图。图4A是示出模型A的样本的导通电阻以及芯片弯曲的测量值的图。图4B是示出模型B的样本的导通电阻以及芯片弯曲的测量值的图。图4C是示出模型C的样本的导通电阻以及芯片弯曲的测量值的图。图5是示出芯片弯曲W的比例Q依赖性以及导通电阻R的比例Q依赖性的图表。图6是示出比例Q的对角长度L依赖性的图表。图7是说明补偿外延层厚度或对角长度的尺寸不均匀的比例Q的导出的图表。图8A是示出模型B的多晶体管芯片的电极形状的一个例子的上面图。图8B是示出模型C的多晶体管芯片的电极形状的一个例子的上面图。图9A是示出实施方式涉及的半导体装置的安装结构的一个例子的斜视图。图9B是示出比较例涉及的半导体装置的安装结构的一个例子的斜视图。图10是示出实施方式涉及的多晶体管芯片的应用电路的一个例子的电路图。具体实施方式(作为本公开的基础的知识)探讨多晶体管芯片的导通电阻的降低以及芯片弯曲的抑制。在现有技术文献所探讨的单个纵型MOS晶体管中，漏极电流，贯通并流动在背面电极的厚度方向上，因此，为了降低导通电阻，而需要使背面电极变薄。对此，在多晶体管芯片中，漏极电流在晶体管之间在背面电极内流动，因此，使背面电极变厚，从而能够增加两个晶体管之间的电流路径的截面积，来降低全体的导通电阻。也就是说，为了得到导通电阻低的多晶体管芯片，而将背面电极的厚度设为比以往厚是有效的。但是，背面电极，一般而言，由银等的金属材料构成，金属材料与硅相比热膨胀系数大。因此，若使背面电极变厚，则半导体装置容易弯曲。因此，在为了得到低导通电阻而使背面电极变厚的情况下，也需要充分地探讨弯曲的抑制。使单个纵型MOS晶体管的背面电极变厚，与导通电阻的降低相反，因此现有技术文献，没有探讨为了关于具有超过20μm的厚背面电极的半导体装置的用于抑制弯曲的优选的结构。并且，现有技术文献所公开的导通电阻的具体例，也仅为3mΩ左右。于是，本专利技术人，认真探讨后，对于具有比以往厚的厚度为30μm左右的背面电极的多晶体管芯片，发现了将导通电阻降低到规定的目标值以下的第一尺寸条件以及电极形状、以及将芯片弯曲抑制到规定的目标值以下的第二尺寸条件。导通电阻的目标值被设定为，小于3mΩ的非常低的值，第一以及第二尺寸条件包括，与背面电极相对于半导体基板的厚度的比例有关的规定。(公开的半导体装置的形态)本公开涉及的半导体装置的实施方案之一，具有：半导体基板，由硅构成且包括第一导电型的杂质；低浓度杂质层，被形成在所述半导体基板上，并且与所述半导体基板接触，包括比所述半导体基板的所述第一导电型的杂质的浓度低的浓度的所述第一导电型的杂质；背面电极，由被形成在所述半导体基板的背面上的金属材料构成，所述金属材料与所述半导体基板的背面接触；第一纵型MOS晶体管，被形成在所述低浓度杂质层内的第一区域；以及第二纵型MOS晶体管，被形成在所述低浓度杂质层内的与所述第一区域邻接的第二区域，所述第一纵型MOS晶体管，在所述低浓度杂质层的正面具有第一源极电极以及第一栅极电极，所述第二纵型MOS晶体管，在所述低浓度杂质层的正面具有第二源极电极以及第二栅极电极本文档来自技高网...

【技术保护点】
1.一种半导体装置，其中，具有：/n半导体基板，由硅构成且包括第一导电型的杂质；/n低浓度杂质层，形成于所述半导体基板的正面，并且与所述半导体基板的正面接触，包括比所述半导体基板的所述第一导电型的杂质的浓度低的浓度的所述第一导电型的杂质；/n背面电极，形成于所述半导体基板的背面，并且与所述半导体基板的背面接触，由金属材料构成；/n第一纵型MOS晶体管，形成于所述低浓度杂质层内的第一区域；以及/n第二纵型MOS晶体管，形成于所述低浓度杂质层内的与所述第一区域邻接的第二区域，/n所述第一纵型MOS晶体管在所述低浓度杂质层的正面具有第一源极电极以及第一栅极电极，/n所述第二纵型MOS晶体管在所述低浓度杂质层的正面具有第二源极电极以及第二栅极电极，/n所述半导体基板作为所述第一纵型MOS晶体管的第一漏极区域以及所述第二纵型MOS晶体管的第二漏极区域的共同漏极区域发挥功能，/n所述背面电极的厚度为25μm以上35μm以下，/n所述半导体基板以在平面视中向所述背面电极侧凸起的方式弯曲，/n在将所述半导体基板的平面视的对角尺寸设为Lmm时，/n所述背面电极的厚度相对于包括所述半导体基板和所述低浓度杂质层的半导体层的比例为(－0.48×L+2.07)以上，/n所述背面电极的厚度相对于包括所述半导体基板和所述低浓度杂质层的半导体层的比例为(－0.48×L+2.45)以下。/n...

【技术特征摘要】
20160802 US 62/3699211.一种半导体装置，其中，具有：
半导体基板，由硅构成且包括第一导电型的杂质；
低浓度杂质层，形成于所述半导体基板的正面，并且与所述半导体基板的正面接触，包括比所述半导体基板的所述第一导电型的杂质的浓度低的浓度的所述第一导电型的杂质；
背面电极，形成于所述半导体基板的背面，并且与所述半导体基板的背面接触，由金属材料构成；
第一纵型MOS晶体管，形成于所述低浓度杂质层内的第一区域；以及
第二纵型MOS晶体管，形成于所述低浓度杂质层内的与所述第一区域邻接的第二区域，
所述第一纵型MOS晶体管在所述低浓度杂质层的正面具有第一源极电极以及第一栅极电极，
所述第二纵型MOS晶体管在所述低浓度杂质层的正面具有第二源极电极以及第二栅极电极，
所述半导体基板作为所述第一纵型MOS晶体管的第一漏极区域以及所述第二纵型MOS晶体管的第二漏极区域的共同漏极区域发挥功能，
所述背面电极的厚度为25μm以上35μm以下，
所述半导体基板以在平面视中向所述背面电极侧凸起的方式弯曲，
在将所述半导体基板的平面视的对角尺寸设为Lmm时，
所述背面电极的厚度相对于包括所述半导体基板和所述低浓度杂质层的半导体层的比例为(－0.48×L+2.07)以上，
所述背面电极的厚度相对于包括所述半导体基板和所述低浓度杂质层的半导体层的比例为(－0.48×L+2.45)以下。


2.如权利要求1所述的半导体装置，其中，
在所述低浓度杂质层的厚度为2.18μm以下、且所述半导体基板的平面视的对角尺寸为2.69mm以上的情况下，
所述比例为0.78以上1.15以下。


3.如权利要求2所述的半导体装置，其中，
在所述低浓度杂质层的厚度为2.18μm以下且所述对角尺寸为2.61mm以上2.69mm以下、或者所述低浓度杂质层的厚度为2.18μm以上2.24μm以下且所述对角尺寸为2.69mm以上的情况下，
所述比例为0.94以上1.15以下。


4.如权利要求1所述的半导体装置，其中，
在所述低浓度杂质层的厚度为2.18μm以下、且所述半导体基板的平面视的对角尺寸为3.63mm以上的情况下，
所述比例为0.33以上0.70以下。


5.如权利要求4所述的半导体装置，其中，
在所述低浓度杂质层的厚度为2.18μm以下且所述对角尺寸为3.55mm以上3.63mm以下、或者所述低浓度杂质层的厚度为2.18μm以上2.24μm以下且所述对角尺寸为3.63mm以上的情况下，
所述比例为0.43以上0.70以下。


6.如权利要求1所述的半导体装置，其中，
在所述低浓度杂质层的厚度为2.75μm以下、且所述半导体基板的平面视的对角尺寸为3.92mm以上的情况下...

【专利技术属性】
技术研发人员：安田英司，今井俊和，大河亮介，今村武司，坂本光章，吉田一磨，平子正明，升元康之，曾田茂稔，太田朋成，
申请(专利权)人：松下半导体解决方案株式会社，
类型：发明
国别省市：日本;JP