半导体结构及其形成方法技术

本公开实施例提供一种半导体结构及其形成方法。半导体结构包括第一主动区、栅极结构、栅极切断特征与通道隔离特征。第一主动区位于基底上并沿着第一方向延伸。栅极结构位于第一主动区上并沿着第二方向延伸。第二方向垂直于第一方向。栅极切断特征邻接于栅极结构的一端。通道隔离特征沿着第二方向延伸并位于第一与第二主动区之间。栅极结构包括直接接触于栅极切断特征的金属电极。通道隔离特征包括在沿第二方向延伸的侧壁上的衬垫以及在侧壁之间的介电填充层。栅极切断特征邻接通道隔离特征的一端，以及介电填充层是直接接触于栅极切断特征。

【技术实现步骤摘要】
半导体结构及其形成方法
本公开涉及一种半导体结构，且特别涉及一种具有环绕式栅极晶体管的半导体结构。
技术介绍
集成电路形成在半导体基底上，并且包括各种元件，例如晶体管、二极管和/或电阻器，其被配置并一起并连接到功能电路。特别地，集成电路还包括场效晶体管(FET)，例如金属氧化物半导体场效晶体管(MOSFET)或互补式MOSFET，其中每一场效晶体管包括栅极电极，以控制相对应的FET的主动区。当通过各种技术世代按比例缩小半导体元件(例如MOSFET)时，会采用高介电常数的介电材料和金属来形成金属栅极结构。然而，在形成用于n型MOS(nMOS)晶体管和p型MOS(pMOS)晶体管的金属栅极结构的方法中，当为此目的而整合制程和材料时会出现各种问题。例如，当通过栅极替换来形成金属栅极时，由于栅极介电层也形成在侧壁上，因此线端(line-end)制程的窗口不足，会留下较少的开口，无法填充金属或金属合金来形成栅极电极。此外，已经形成金属栅极结构之后，在形成用于环绕式栅极(gate-all-around，GAA)FET的通道隔离沟槽时，去除金属栅极电极、栅极介电层和通道构件(channelmembers)可能需要延长刻蚀的时间，从而损坏元件性能并降低产量。因此，希望具有一种新的元件结构及其制造方法以解决上述问题。
技术实现思路
本公开实施例提供一种半导体结构。半导体结构包括一第一主动区、一栅极结构、一栅极切断特征与一通道隔离特征。第一主动区位于一基底上并沿着一第一方向延伸。栅极结构位于第一主动区上并沿着一第二方向延伸，其中第二方向垂直于第一方向。栅极切断特征邻接于栅极结构的一端。通道隔离特征沿着第二方向延伸并位于第一主动区与一第二主动区之间。栅极结构包括直接接触于栅极切断特征的一金属电极。通道隔离特征包括在沿第二方向延伸的侧壁上的一衬垫以及在侧壁之间的一介电填充层。栅极切断特征邻接通道隔离特征的一端，以及介电填充层是直接接触于栅极切断特征。再者，本公开实施例提供一种半导体结构。半导体结构包括一第一主动区、一第一栅极结构、一栅极切断特征与一通道隔离特征。第一主动区位于一基底上并沿着一第一方向延伸。第一栅极结构位于第一主动区上并沿着一第二方向延伸，其中第二方向垂直于第一方向。栅极切断特征邻接于第一栅极结构的一端。通道隔离特征沿着第二方向延伸并位于一第二栅极结构与一第三栅极结构之间。通道隔离特征设置在第一主动区和沿着第一方向延伸的一第二主动区之间。第二栅极结构和第三栅极结构包括一栅极介电层。通道隔离特征包括位于侧壁上的一衬垫和被侧壁包围的一介电填充层。通道隔离特征的衬垫是直接接触于第二和第三栅极结构的栅极介电层。再者，本公开实施例提供一种形成半导体结构的方法。方法包括：提供一半导体结构，其中半导体结构包括一第一主动区和在第一主动区上方的多个伪栅极结构；形成一通道隔离特征，以将第一主动区分成一第一区段和一第二区段；在形成通道隔离特征之后，去除伪栅极结构；图样化第一主动区，以形成多个通道构件；在半导体结构上形成多个栅极结构，以围绕通道构件；蚀刻栅极结构，以形成一栅极切断开口；以及在栅极切断开口中沉积一介电材料，以形成一栅极切断特征。附图说明图1是显示根据本公开一些实施例所述的制造具有多鳍结构的半导体结构的方法的流程图。图2a、图3a、图4a、图5a、图6a、图7a、图8a、图9a、图10a与图11a是显示根据本公开一些实施例所述的半导体结构在各个制造阶段的上视图。图2b、图3b、图4b、图5b、图6b、图7b、图8b、图9b、图10b与图11b是显示根据本公开一些实施例所述的在图2a、图3a、图4a、图5a、图6a、图7a、图8a、图9a、图10a与图11a的各个制造阶段中沿着X-X’线的半导体结构的剖面图。图2c、图3c、图4c、图5c、图6c、图7c、图8c、图9c、图10c与图11c是显示根据本公开一些实施例所述的在图2a、图3a、图4a、图5a、图6a、图7a、图8a、图9a、图10a与图11a的各个制造阶段中沿着Y1-Y1’线的半导体结构的剖面图。图5d、图6d、图7d、图8d、图9d、图10d与图11d是显示根据本公开一些实施例所述的在图5a、图6a、图7a、图8a、图9a、图10a与图11a的各个制造阶段中沿着Y2-Y2’线的半导体结构的剖面图。图12-图17是显示根据本公开一些实施例所述的半导体结构的上视图。其中，附图标记说明如下：100：方法102，104，106，108，110，112，114，116，118：方框200：半导体结构203：隔离特征204：主动区2041：硅层2042：锗层206：伪栅极结构208，212，228：硬光罩层210：ILD层213：开口214，2140：凹部216：第一介电层218：第二介电层219：通道隔离特征220：栅极沟槽224：栅极介电层226：栅极电极227：金属栅极结构230：栅极切断开口232：栅极切断特征具体实施方式需要了解的是下列说明提供许多不同实施例，或实例用以实现各种实施例的不同特征。以下说明特定的元件实例及安排来简化本公开。这些当然都只是实例并且非用以作为限制。另外，本公开在各实例中重复的参照数字和/或文字。这些重复是为了简单明了的目的并且非自我定义所讨论的各式实施例和/或结构的关系。另外，本公开在各实例中重复的参照数字和/或文字。这些重复是为了简单明了的目的并且非自我定义所讨论的各式实施例和/或结构的关系。另外，本公开中特征在另一特征上，特征连接到，及/或耦接到另一特征上的形式紧接着可能包括形成特征直接接触的实施例，并且可能也包括形成额外特征插入特征的实施例，以至于特征可能不是直接接触。此外，空间相对的术语，举例来说，“较低”、“较高”、“水平的”、“垂直的”、“在...之上”、“在...之下”、“上”、“下”、“顶”、“底”等等以及其衍生字(例如水平地、向下地、向上地等等)用于本公开的案例的一个特征相关另一特征。空间相关的术语是要覆盖具有特征的装置的不同方向。此外，本文使用的“约”或“近似”等，除非另有说明，否则该术语旨在涵盖所述数量的±10％范围内的数字。例如，术语“约5nm”包括4.5nm至5.5nm的尺寸范围。本公开提供形成在半导体基底上的半导体结构的各种实施例。半导体结构包括各种装置，例如具有金属栅极结构的场效晶体管(FET)，而其金属栅极结构具有高介电常数的介电材料的栅极介电层以及金属或金属合金的栅极电极。半导体结构还包括与金属栅极结构整合的通道隔离特征和栅极切断(gatecut)特征。在一些传统方法中，在使用功能性金属栅极结构代替多晶硅伪栅极(dummygate)之前，形成通道隔离特征和栅极切断特征。在那些传统方法中，用于主动区与栅极切断特征之间的栅极介电质和栅极电极的填充本文档来自技高网...

【技术保护点】
1.一种半导体结构，包括：/n一第一主动区，位于一基底上并沿着一第一方向延伸；/n一栅极结构，位于上述第一主动区上并沿着一第二方向延伸，其中上述第二方向垂直于上述第一方向；/n一栅极切断特征，邻接于上述栅极结构的一端；以及/n一通道隔离特征，沿着上述第二方向延伸并位于上述第一主动区与一第二主动区之间，/n其中，上述栅极结构包括直接接触于上述栅极切断特征的一金属电极，/n其中，上述通道隔离特征包括在沿上述第二方向延伸的侧壁上的一衬垫以及在上述侧壁之间的一介电填充层，/n其中，上述栅极切断特征邻接上述通道隔离特征的一端，以及上述介电填充层是直接接触于上述栅极切断特征。/n

【技术特征摘要】
20190429 US 16/397,2481.一种半导体结构，包括：
一第一主动区，位于一基底上并沿着一第一方向延伸；
一栅极结构，位于上述第一主动区上并沿着一第二方向延伸，其中上述第二方向垂直于上述第一方向；
一栅极切断特征，邻接于上述栅极结构的一端；以及
一通道隔离特征，沿着上述第二方向延伸并位于上述第一主动区与一第二主动区之间，
其中，上述栅极结构包括直接接触于上述栅极切断特征的一金属电极，
其中，上述通道隔离特征包括在沿上述第二方向延伸的侧壁上的一衬垫以及在上述侧壁之间的一介电填充层，
其中，上述栅极切断特征邻接上述通道隔离特征的一端，以及上述介电填充层是直接接触于上述栅极切断特征。


2.如权利要求1所述的半导体结构，其中，上述栅极切断特征包括氮化硅、氮氧化硅、氧化硅、碳氮氧化硅、碳氮化硅、碳氧化硅或其组合。


3.如权利要求1所述的半导体结构，其中，上述衬垫包括氧化硅，以及上述介电填充层包括氮化硅、氮氧化硅、碳氮氧化硅、碳氮化硅、碳氧化硅或其组合。


4.如权利要求1所述的半导体结构，其中，上述第一主动区包括多个第一通道构件，其中上述第二主动区包括多个第二通道构件，其中上述通道隔离特征将上述第一通道构件与上述第二通道构件隔离。


5.一种半导体结构，包括：
一第一主动区，位于一基底上并沿着一第一方向延伸；
一第一栅极结构，位于上述第一主动区上并沿着一第二方向延伸，其中上述第二方向垂直于上述第一方向；
一栅极切断特征，邻接于上述第一栅极结构的一端；以及
一通道隔离特征，沿着上述第二方向延伸并位于一第二栅极结构与一第三栅极结构之间，
其中，上述通道隔离特征设置在上述第一主动区和沿着上述第一方向延伸的一第二主动区之间，
其中，上述第二栅极结构和上述第三栅极结构包括一栅极介电层，...

【专利技术属性】
技术研发人员：林大钧，廖忠志，潘国华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71