集成晶体管器件的硅化物结构及其提供方法技术

技术和机制用于提供包括栅极功函数硅化物的共形层的晶体管的功能。在实施例中，晶体管包括沟道区和延伸并邻接沟道区的栅极电介质。所述栅极电介质还邻接晶体管的层结构，所述层结构包括硅化物。所述硅化物包括硅和组分D，所述组分D包括来自IIIa族、IVa族或Va族中的一个的非金属元素。在另一个实施例中，硅化物还包括组分M，所述组分M包括来自IVb族、Vb族、VIb族、VIIB族或VIIIb族中的一个的过渡金属元素和/或包括来自IIIa族、IVa族或Va族中的一个的金属元素。

【技术实现步骤摘要】
【国外来华专利技术】集成晶体管器件的硅化物结构及其提供方法
技术介绍
本专利技术的实施例一般涉及半导体技术，并且更具体地但不排他地，涉及晶体管的硅化物结构。在半导体处理中，晶体管通常形成在半导体晶圆上。在CMOS(互补金属氧化物半导体)技术中，晶体管通常属于两个类型中的一个：NMOS(负沟道金属氧化物半导体)或PMOS(正沟道金属氧化物半导体)晶体管。晶体管和其他器件可以互连，以形成执行若干有用功能的集成电路(IC)。这种IC的操作至少部分地取决于晶体管的性能，继而晶体管的性能易受工艺变化的影响。预期这种工艺变化——其可能影响对关于阈值电压、电阻率和/或其他性能特性的严格要求的符合性——会越来越多地约束下一代半导体制造技术的进一步缩放。FinFET是围绕半导体材料的薄带状物(通常称为鳍状物)构建的晶体管。所述晶体管包括标准场效应晶体管(FET)节点，所述节点包括栅极、栅极电介质、源极区和漏极区。这种器件的导电沟道位于栅极电介质之下的鳍状物的外部侧面上。具体地，电流沿着鳍状物的两个侧壁(垂直于衬底表面的侧面)或在鳍状物的两个侧壁内以及沿着鳍状物的顶部(平行于衬底表面的侧面)流动。因为这种构造的导电沟道基本上沿着鳍状物的三个不同的外部平面区存在，所以这种FinFET设计有时被称为三栅极FinFET。其他类型的FinFET构造(诸如所谓的双栅极FinFET)也是可用的，其中，导电沟道主要仅沿着鳍状物的两个侧壁(而不沿着鳍状物的顶部)存在。存在与制造此类基于鳍状物的晶体管关联的许多重要的问题。附图说明在附图的图中以示例而非限制的方式示出了本专利技术的各种实施例，并且在附图中：图1示出了根据实施例的包括硅化物栅极结构的晶体管结构的元件的各种视图。图2是示出根据实施例的用于提供晶体管结构的功能的方法的要素的流程图。图3A至图3D示出了根据实施例的在用于为晶体管结构提供功函数特性的处理的相应阶段的结构的各种视图。图4示出了根据实施例的经由晶体管结构耦合的电路的元件的各种透视图。图5是根据实施例的包括硅化物结构的集成电路器件的截面图。图6是示出根据一个实施例的计算设备的功能框图。图7是示出根据一个实施例的示例性计算机系统的功能框图。具体实施方式本文所讨论的实施例以各种方式提供了技术和机制，其中，晶体管结构(为了简洁，本文也简称为“晶体管”)将包括有助于一个或多个功函数特性的硅化物结构。例如，晶体管可以包括：沟道区，所述沟道区设置在掺杂的源极区与掺杂的漏极区之间；以及栅极电介质结构，所述栅极电介质结构沿着沟道区的侧面的至少一部分延伸，并且邻接沟道区的侧面的至少一部分。栅极电介质结构可以包括层，所述层包括电介质材料，以将沟道区与晶体管的一个或多个栅极结构绝缘。在这样的实施例中，一个或多个栅极结构可以包括第二层，所述第二层包括硅化物。该第二层的至少一部分可以邻接栅极电介质结构的至少一部分，并且基本上与栅极电介质结构的至少一部分共形，例如，其中，第二层和沟道区在栅极电介质结构的相对侧面上。目前，使用各种金属(称为栅极功函数金属)以至少部分地促进晶体管的期望的带隙和/或其他性能特性。例如，各种钛-铝-碳化物(TiAlC)复合金属被用作这种栅极功函数金属。至少对于在较小规模和/或更功率高效的下一代技术中的使用，这些栅极功函数金属中的许多趋向于导致阈值电压(Vth)变得稍高。例如，在TiAlC金属薄膜的厚度在几纳米(nm)以下的情况下，阈值电压可能是不可接受的高。与各种栅极功函数金属关联的其他问题包括由于在较高温度下的后续制造处理所导致的退化、随着膜厚度减小而较差的导电率特性、以及对非均质的金属组成(例如，跨越给定的薄膜和/或在不同薄膜之间)的灵敏度。结果，一些常见的栅极功函数金属不能用于各种当前或即将出现的亚10nm技术。一些实施例基于专利技术人的如下认识，即与传统的栅极功函数金属(包括金属化合物)相比，各种硅化物化合物能够实现较低的阈值电压，例如，即使在硅化物薄膜的厚度在几纳米以下的情况下。此外，这些硅化物化合物可以对在随后的制造处理期间经常发生的大的热变化相对更耐受。此外，在各种实施例中的硅化物化合物可以另外或替代地提供相对高的导电率和低的RC延迟。本文中参考诸如FinFET器件的晶体管来描述各种实施例的某些特征，所述FinFET器件包括第一层、第二层和鳍状物结构，其中，第一层设置在第二层与鳍状物结构之间，并且其中，第一层和第二层分别包括电介质材料和硅化物。本文中更具体地参考N型金属氧化物(NMOS)晶体管的结构来描述一些实施例。然而，这样的描述可以被扩展以另外或替代地涉及各种其他晶体管中的任一个，所述其他晶体管包括沟道区和设置在沟道区与包括硅化物的栅极功函数层之间(并且例如邻接沟道区和包括硅化物的栅极功函数层中的每一个)的栅极电介质结构。本文描述的技术可以在一个或多个电子设备中实施。可以利用本文描述的技术的电子设备的非限制性示例包括任何种类的移动设备和/或固定设备，例如相机、蜂窝电话、计算机终端、台式计算机、电子阅读器、传真机、信息亭、膝上型计算机、上网本计算机、笔记本计算机、互联网设备、支付终端、个人数字助理、媒体播放器和/或记录器、服务器(例如，刀片服务器、机架安装服务器及其组合等)、机顶盒、智能电话、平板个人计算机、超移动个人计算机、有线电话及其组合等。更一般地，在包括集成电路的各种电子设备中的任一个中可以采用本文描述的技术，所述集成电路包括晶体管，所述晶体管包括功函数硅化物结构。图1以透视图示出了根据实施例的集成电路(IC)器件100的一些特征，所述集成电路(IC)器件100包括硅化物结构，以促进晶体管的阈值电压、导电率和/或其他性能特性。图1还(分别地)示出了IC器件100在所示的xyz坐标系的y-z平面和x-z平面中的截面侧视图102、104。IC器件100是实施例的一个示例，其中，晶体管(例如，NMOS晶体管)包括在沟道区的相对的相应侧面上的掺杂的源极区和掺杂的漏极区。栅极电介质可以在沟道区的表面部分之上延伸，其中，包括硅化物的另一层沿着栅极电介质的至少一部分延伸。这种晶体管可以包括鳍状物结构的掺杂的源极区或漏极区，其中，例如包括栅极电介质、硅化物和栅电极的结构在鳍状物结构之上延伸。鳍状物结构可以由第一半导体主体形成，所述第一半导体主体设置在第二半导体主体(这里称为“缓冲层”)上，所述第二半导体主体例如可以促进在NMOS晶体管上强加拉伸应力。在一些实施例中，鳍状物结构的材料与缓冲层的至少顶部部分的材料相同并且相接相邻。在其他实施例中，沟道结构是平面晶体管而不是任何鳍状物类型晶体管的沟道结构。在所示的示例性实施例中，IC器件100包括具有侧面112的缓冲层110。缓冲层110可以包括一个或多个外延的单晶半导体层(例如，硅、锗、硅锗、砷化镓、磷化铟、砷化铟镓、砷化铝镓等)，所述一个或多个外延的单晶半导体层例如可以生长在不同的体半导体衬底(例如所示的说明性的硅衬底116)的顶上。尽管一些实施例不限于此，但缓冲层110可以包括例如具本文档来自技高网...

【技术保护点】
1.一种集成电路(IC)器件，所述IC器件包括：/n晶体管结构，所述晶体管结构包括：/n沟道区，所述沟道区包括半导体；/n沿着所述沟道区的侧面的第一层，所述第一层包括电介质材料；以及/n沿着所述第一层的侧面的第二层，所述第二层包括硅化物，其中，所述第二层与弯曲或成角度的表面基本上共形，其中，所述第二层的平均最小厚度等于或小于20纳米(nm)，并且其中，所述第二层沿着所述弯曲或成角度的所述表面的高度的跨度大于或等于与所述第二层的所述平均最小厚度的三倍相等的距离。/n

【技术特征摘要】
【国外来华专利技术】1.一种集成电路(IC)器件，所述IC器件包括：
晶体管结构，所述晶体管结构包括：
沟道区，所述沟道区包括半导体；
沿着所述沟道区的侧面的第一层，所述第一层包括电介质材料；以及
沿着所述第一层的侧面的第二层，所述第二层包括硅化物，其中，所述第二层与弯曲或成角度的表面基本上共形，其中，所述第二层的平均最小厚度等于或小于20纳米(nm)，并且其中，所述第二层沿着所述弯曲或成角度的所述表面的高度的跨度大于或等于与所述第二层的所述平均最小厚度的三倍相等的距离。


2.根据权利要求1所述的IC器件，其中，所述硅化物包括：
硅；
一种或多种元素，所述一种或多种元素中的每种元素来自IIIa族、IVa族或Va族中的相应的一个；以及
至少两种金属，其中，所述至少两种金属中的第一种来自IIIa族、IVa族、Va族、IVb族、Vb族、VIb族、VIIB族或VIIIb族。


3.根据权利要求2所述的IC器件，其中，所述至少两种金属包括铝(Al)、镓(Ga)、铪(Hf)、铟(In)、铌(Nb)、锇(Os)、钌(Ru)、钽(Ta)、钛(Ti)、钨(W)、钇(Y)或锆(Zr)。


4.根据权利要求2所述的IC器件，其中，所述至少两种金属中的第二种来自IIIa族、IVa族、Va族、IVb族、Vb族、VIb族、VIIB族或VIIIb族。


5.根据权利要求1所述的IC器件，其中，所述硅化物包括硅和组分M，所述组分M包括：
一种或多种过渡金属元素，所述一种或多种过渡金属元素中的每种过渡金属元素来自IVb族、Vb族、VIb族、VIIB族或VIIIb族中的相应的一个；或者
一种或多种金属元素，所述一种或多种金属元素中的每种金属元素来自IIIa族、IVa族或Va族中的相应的一个。


6.根据权利要求5所述的IC器件，其中，所述组分M包括金属Ml、M2，所述金属M1、M2各自具有不同的相应金属类型。


7.根据权利要求5所述的IC器件，其中，所述组分M包括铝(Al)、铪(Hf)、钽(Ta)、钛(Ti)或钨(W)。


8.根据权利要求1所述的IC器件，其中，所述IC器件包括鳍状物结构，所述鳍状物结构包括在所述晶体管结构的源极区与所述晶体管结构的漏极区之间沿着所述鳍状物结构的长度延伸的所述沟道区，其中，所述第二层的周界形成平行于所述鳍状物结构的所述长度延伸的边缘结构。


9.一种用于制造晶体管结构的方法，所述方法包括：
形成包括半导体的沟道区；
在所述沟道区之上沉积包括电介质材料的第一层；以及
在所述第一层上形成包括硅化物的第二层，其中，所述第二层与弯曲或成角度的表面基本上共形，其中，所述第二层的平均最小厚度等于或小于20纳米(nm)，并且其中，所述第二层沿着所述弯曲或成角度的所述表面的高度的跨度大于或等于与所述第二层的所述平均最小厚度的三倍相等的距离。


10.根据权利要求9所述的方法，其中，形成所述第二层包括：
在所述第一层上沉积第一材料；
在沉积所述第一材料之后，在所述第一材料的一部分上沉积第二材料；以及
使所述第一材料的所述部分与所述第二材料的一部分反应，以形成所述硅化物。


11.根据权利要求10所述的方法，其中，形成所述第二层包括在沉积所述第二材料之前蚀刻掉所述第一材料的另一部分。


12.根据权利要求10所述的方法，其中，所述第一材料和所述第二材料中的一个包括组分M，所述组分M包括一种或多种金属元素，并且其中，所述第一材料和所述第二材料中的另一个包括硅和组分D两者，所述组分D包括一种或多种元素，所述一种或多种元素中的每种元素来自IIIa族、IVa族或Va族中的相应的一个。


13.根据权利要求9所述的方法，其中，所述硅化物包括：
硅；
一种或多种元素，所述一种或多种元素中的每种元素来自IIIa族、IVa族或Va族中的相应的一个；以及
至少两种金属，其中，所述至少两种金属中的第一种来自III...

【专利技术属性】
技术研发人员：O·阿克顿，J·施泰格瓦尔德，A·默西，S·玛多克斯，J·胡，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US