三维封装的半导体结构制造技术

本发明专利技术涉及一种三维封装的半导体结构，包括：相互键合的第一半导体结构和第二半导体结构；所述第一半导体结构包括第一衬底，设置在所述第一衬底上的一个或多个逻辑器件，位于所述一个或多个逻辑器件上方的第一键合面，贯穿所述一个或多个逻辑器件的第一通孔结构，以及分布在所述第一衬底中的第一微通道；所述第二半导体结构包括第二衬底，设置在所述第二衬底上的一个或多个存储器件，位于所述一个或多个存储器件上方的第二键合面，贯穿所述一个或多个存储器件的第二通孔结构，以及分布在所述第二衬底中的第二微通道；以及所述第一半导体结构和所述第二半导体结构通过所述第一键合面和所述第二键合面相互键合。该半导体结构可以有效散热。

【技术实现步骤摘要】
三维封装的半导体结构
本专利技术涉及半导体领域，尤其涉及一种具有散热微通道和散热通孔结构的三维封装的半导体结构。
技术介绍
在集成电路制造行业中，随着电路集成度的逐渐提高，三维封装技术(3D-IC)突破了传统的平面封装的概念，使单个封装体中可以堆叠多个芯片，实现了存储容量的倍增，也被称为叠层式3D封装。三维封装技术具有功耗低、速度快等优点，使电子信息产品的尺寸和重量极大的减小。然而，在三维封装过程中，由于多层芯片堆叠产生的大量热量积蓄在芯片内部。由底层的晶圆(Wafer)或芯片(Chip)或管芯(Die)所散发的热量可能造成上层的晶圆或芯片或管芯过热，从而受到破坏。因此，需要设计合理的散热结构以防止器件的损坏。
技术实现思路
本专利技术所要解决的技术问题是提供一种具有散热结构的三维封装的半导体结构。本专利技术为解决上述技术问题而采用的技术方案是一种三维封装的半导体结构，其特征在于，包括：相互键合的第一半导体结构和第二半导体结构；所述第一半导体结构包括第一衬底，设置在所述第一衬底上的一个或多个逻辑器件，位于所述一个或多本文档来自技高网...

【技术保护点】
1.一种三维封装的半导体结构，其特征在于，包括：/n相互键合的第一半导体结构和第二半导体结构；/n所述第一半导体结构包括第一衬底，设置在所述第一衬底上的一个或多个逻辑器件，位于所述一个或多个逻辑器件上方的第一键合面，贯穿所述一个或多个逻辑器件的第一通孔结构，以及分布在所述第一衬底中的第一微通道；/n所述第二半导体结构包括第二衬底，设置在所述第二衬底上的一个或多个存储器件，位于所述一个或多个存储器件上方的第二键合面，贯穿所述一个或多个存储器件的第二通孔结构，以及分布在所述第二衬底中的第二微通道；以及/n所述第一半导体结构和所述第二半导体结构通过所述第一键合面和所述第二键合面相互键合。/n

【技术特征摘要】
1.一种三维封装的半导体结构，其特征在于，包括：
相互键合的第一半导体结构和第二半导体结构；
所述第一半导体结构包括第一衬底，设置在所述第一衬底上的一个或多个逻辑器件，位于所述一个或多个逻辑器件上方的第一键合面，贯穿所述一个或多个逻辑器件的第一通孔结构，以及分布在所述第一衬底中的第一微通道；
所述第二半导体结构包括第二衬底，设置在所述第二衬底上的一个或多个存储器件，位于所述一个或多个存储器件上方的第二键合面，贯穿所述一个或多个存储器件的第二通孔结构，以及分布在所述第二衬底中的第二微通道；以及
所述第一半导体结构和所述第二半导体结构通过所述第一键合面和所述第二键合面相互键合。


2.如权利要求1所述的半导体结构，其特征在于，所述第一键合面上包括多个第一导电触点和第一介质层；所述第二键合面上包括多个第二导电触点和第二介质层。


3.如权利要求2所述的半导体结构，其特征在于，所述第一导电触点和所述第二导电触点一一对应。


4.如权利要求2所述的半导体结构，其特征在于，所述第一介质层和所述第二介质层相互接触。


5.如权利要求1所述的半导体结构，其特征在于，所述一个或多个逻辑器件包括有源区和不包括功能器件的第一虚拟区，所述第一微通道位于所述有源区下方的所述第一衬底中，所述第一通孔结构贯穿所述虚拟区和/或所述有源区。
<...

【专利技术属性】
技术研发人员：刘峻，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42