三维封装的半导体结构制造技术

本发明专利技术涉及一种三维封装的半导体结构，包括：相互键合的第一半导体结构和第二半导体结构；所述第一半导体结构包括第一衬底，设置在所述第一衬底上的一个或多个逻辑器件，位于所述一个或多个逻辑器件上方的第一键合面，贯穿所述一个或多个逻辑器件的第一通孔结构，以及分布在所述第一衬底中的第一微通道；所述第二半导体结构包括第二衬底，设置在所述第二衬底上的一个或多个存储器件，位于所述一个或多个存储器件上方的第二键合面，贯穿所述一个或多个存储器件的第二通孔结构，以及分布在所述第二衬底中的第二微通道；以及所述第一半导体结构和所述第二半导体结构通过所述第一键合面和所述第二键合面相互键合。该半导体结构可以有效散热。

【技术实现步骤摘要】
三维封装的半导体结构
本专利技术涉及半导体领域，尤其涉及一种具有散热微通道和散热通孔结构的三维封装的半导体结构。
技术介绍
在集成电路制造行业中，随着电路集成度的逐渐提高，三维封装技术(3D-IC)突破了传统的平面封装的概念，使单个封装体中可以堆叠多个芯片，实现了存储容量的倍增，也被称为叠层式3D封装。三维封装技术具有功耗低、速度快等优点，使电子信息产品的尺寸和重量极大的减小。然而，在三维封装过程中，由于多层芯片堆叠产生的大量热量积蓄在芯片内部。由底层的晶圆(Wafer)或芯片(Chip)或管芯(Die)所散发的热量可能造成上层的晶圆或芯片或管芯过热，从而受到破坏。因此，需要设计合理的散热结构以防止器件的损坏。
技术实现思路
本专利技术所要解决的技术问题是提供一种具有散热结构的三维封装的半导体结构。本专利技术为解决上述技术问题而采用的技术方案是一种三维封装的半导体结构，其特征在于，包括：相互键合的第一半导体结构和第二半导体结构；所述第一半导体结构包括第一衬底，设置在所述第一衬底上的一个或多个逻辑器件，位于所述一个或多个逻辑器件上方的第一键合面，贯穿所述一个或多个逻辑器件的第一通孔结构，以及分布在所述第一衬底中的第一微通道；所述第二半导体结构包括第二衬底，设置在所述第二衬底上的一个或多个存储器件，位于所述一个或多个存储器件上方的第二键合面，贯穿所述一个或多个存储器件的第二通孔结构，以及分布在所述第二衬底中的第二微通道；以及所述第一半导体结构和所述第二半导体结构通过所述第一键合面和所述第二键合面相互键合。在本专利技术的一实施例中，所述第一键合面上包括多个第一导电触点和第一介质层；所述第二键合面上包括多个第二导电触点和第二介质层。在本专利技术的一实施例中，所述第一导电触点和所述第二导电触点一一对应。在本专利技术的一实施例中，所述第一介质层和所述第二介质层相互接触。在本专利技术的一实施例中，所述一个或多个逻辑器件包括有源区和不包括功能器件的第一虚拟区，所述第一微通道位于所述有源区下方的所述第一衬底中，所述第一通孔结构贯穿所述虚拟区和/或所述有源区。在本专利技术的一实施例中，所述一个或多个存储器件中包括第二衬底，所述第二衬底包括存储阵列区和不包括功能器件的第二虚拟区，所述存储阵列区包括由栅极层和介质层交替堆叠而成的叠层结构。在本专利技术的一实施例中，所述第二通孔结构贯穿所述存储阵列区并到达所述第二衬底。在本专利技术的一实施例中，所述第二通孔结构贯穿所述第二虚拟区。在本专利技术的一实施例中，所述存储阵列区中包括贯穿所述叠层结构的接触区，所述第二通孔结构贯穿所述接触区周围的所述叠层结构并到达所述第二衬底。在本专利技术的一实施例中，所述第二衬底中包括阵列共源极，所述第二通孔结构贯穿所述叠层结构并到达所述阵列共源极。在本专利技术的一实施例中，所述第二微通道位于所述存储阵列区和/或所述第二虚拟区下方的所述第二衬底中。在本专利技术的一实施例中，所述第一微通道和所述第二微通道中包括冷却媒介。在本专利技术的一实施例中，所述第一微通道和所述第二微通道分别和冷却泵相连接，所述冷却泵适于促进所述冷却媒介在所述第一微通道和所述第二微通道中流通。本专利技术在半导体器件中提供散热用的微通道和贯穿三维器件的通孔结构，其中，散热微通道中的冷却媒介可以带走三维封装过程中的热量，通孔结构充分利用不包括功能器件的虚拟区，有利于三维半导体器件层间热量的散发，并且使半导体器件中的热分布更加均匀，避免局部过热。本专利技术的半导体结构，为三维封装的半导体结构提供了有效的散热结构和散热功能。附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明，其中：图1是本专利技术一实施例的三维封装的半导体结构的结构示意图；图2是本专利技术一实施例的半导体结构中的第一半导体结构的结构示意图；图3是本专利技术一实施例的半导体结构中的第二半导体结构的结构示意图。具体实施方式为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其它不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。此外，需要说明的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本申请保护范围的限制。在本文中所使用的属于“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加在衬底的顶部上的材料可以被图案化或可以保持未被图案化。此外，衬底可以包括多种半导体材料，例如硅、锗、砷化镓、磷化铟等。或者，衬底可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶圆。在本申请中所使用的术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均匀或不均匀连续结构的区域。例如，层可以位于连续结构的顶表面和底表面之间或其处的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，其中可以包括一层或多层，和/或可以在其上、其上方和/或其下方具有一层或多层。层可以包括多个层。例如，互连层可以包括一个或多个导体和触点层本文档来自技高网...

【技术保护点】
1.一种三维封装的半导体结构，其特征在于，包括：/n相互键合的第一半导体结构和第二半导体结构；/n所述第一半导体结构包括第一衬底，设置在所述第一衬底上的一个或多个逻辑器件，位于所述一个或多个逻辑器件上方的第一键合面，贯穿所述一个或多个逻辑器件的第一通孔结构，以及分布在所述第一衬底中的第一微通道；/n所述第二半导体结构包括第二衬底，设置在所述第二衬底上的一个或多个存储器件，位于所述一个或多个存储器件上方的第二键合面，贯穿所述一个或多个存储器件的第二通孔结构，以及分布在所述第二衬底中的第二微通道；以及/n所述第一半导体结构和所述第二半导体结构通过所述第一键合面和所述第二键合面相互键合。/n

【技术特征摘要】
1.一种三维封装的半导体结构，其特征在于，包括：
相互键合的第一半导体结构和第二半导体结构；
所述第一半导体结构包括第一衬底，设置在所述第一衬底上的一个或多个逻辑器件，位于所述一个或多个逻辑器件上方的第一键合面，贯穿所述一个或多个逻辑器件的第一通孔结构，以及分布在所述第一衬底中的第一微通道；
所述第二半导体结构包括第二衬底，设置在所述第二衬底上的一个或多个存储器件，位于所述一个或多个存储器件上方的第二键合面，贯穿所述一个或多个存储器件的第二通孔结构，以及分布在所述第二衬底中的第二微通道；以及
所述第一半导体结构和所述第二半导体结构通过所述第一键合面和所述第二键合面相互键合。


2.如权利要求1所述的半导体结构，其特征在于，所述第一键合面上包括多个第一导电触点和第一介质层；所述第二键合面上包括多个第二导电触点和第二介质层。


3.如权利要求2所述的半导体结构，其特征在于，所述第一导电触点和所述第二导电触点一一对应。


4.如权利要求2所述的半导体结构，其特征在于，所述第一介质层和所述第二介质层相互接触。


5.如权利要求1所述的半导体结构，其特征在于，所述一个或多个逻辑器件包括有源区和不包括功能器件的第一虚拟区，所述第一微通道位于所述有源区下方的所述第一衬底中，所述第一通孔结构贯穿所述虚拟区和/或所述有源区。
<...

【专利技术属性】
技术研发人员：刘峻，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42