一种半导体封装器件制造技术

本申请公开了一种半导体封装器件，属于半导体技术领域。本申请公开的半导体封装器件包括封装基板、至少一个第一芯片、第一封装体和弯折的电连接件。其中，需要与第一芯片互连的主芯片设置于第一封装体中，第一封装体的侧面具有外露的与主芯片电连接的第一电连接结构；电连接件将从第一封装体侧面外露的部分第一电连接结构与第一芯片的部分焊盘电连接，第一芯片的其余部分焊盘与封装基板电连接，且第一封装体、第一芯片和封装基板堆叠设置。从而节约了横向空间，减小了第一芯片与第一封装体互连形成的器件的整体体积，提高半导体封装器件的集成度和可靠性。

【技术实现步骤摘要】
一种半导体封装器件
本申请涉及半导体
，特别是涉及一种半导体封装器件。
技术介绍
随着电子产品的更新换代，愈发要求电子产品的功能更多元化而体积更精小化，因此对于能够实现不同功能的芯片的堆叠方式需要尽可能压缩其堆叠后的体积。现有技术中，采用3D堆叠形成半导体封装器件时，通常采用硅通孔技术(TSV，ThroughSiliconVia)在堆叠后的多个芯片上打一个贯穿的通孔，在通孔内填充导电材料以使多个芯片之间以及基板实现互连；或者，采用交错层叠的方式，将多个芯片正面的焊盘露出，进而通过打线的方式使多个芯片之间以及封装基板实现互连。但是，硅通孔技术对于工艺的精度要求极高，且会降低半导体封装器件的良率，而交错层叠再打线的方式，芯片交错层叠后所占的体积较大，不得于提高半导体封装器件的集成度，并且打线连接存在不牢固的问题。
技术实现思路
本申请主要解决的技术问题是提供一种半导体封装器件，能够减小多个芯片堆叠后所占用的空间，提高半导体封装器件的集成度和可靠性。为解决上述技术问题，本申请采用的一个技术方案本文档来自技高网...

【技术保护点】
1.一种半导体封装器件，其特征在于，包括：/n封装基板；/n至少一个第一芯片，所述第一芯片的功能面与所述封装基板相对设置，且所述第一芯片的功能面上的部分焊盘与所述封装基板电连接；/n第一封装体，包括主芯片和第一电连接结构，所述第一电连接结构与所述主芯片的功能面上的焊盘电连接，且所述第一电连接结构具有从所述第一封装体的侧面外露的部分，所述第一封装体设置于所述第一芯片的非功能面一侧，且所述主芯片的非功能面与所述第一芯片的非功能面相对设置；/n弯折的电连接件，所述电连接件的一端位于所述第一封装体和所述第一芯片的侧面，且与从所述第一封装体的侧面外露的所述第一电连接结构电连接；所述电连接件的另一端位于所...

【技术特征摘要】
1.一种半导体封装器件，其特征在于，包括：
封装基板；
至少一个第一芯片，所述第一芯片的功能面与所述封装基板相对设置，且所述第一芯片的功能面上的部分焊盘与所述封装基板电连接；
第一封装体，包括主芯片和第一电连接结构，所述第一电连接结构与所述主芯片的功能面上的焊盘电连接，且所述第一电连接结构具有从所述第一封装体的侧面外露的部分，所述第一封装体设置于所述第一芯片的非功能面一侧，且所述主芯片的非功能面与所述第一芯片的非功能面相对设置；
弯折的电连接件，所述电连接件的一端位于所述第一封装体和所述第一芯片的侧面，且与从所述第一封装体的侧面外露的所述第一电连接结构电连接；所述电连接件的另一端位于所述第一芯片与所述封装基板之间，且与所述第一芯片的功能面上的其余部分焊盘电连接。


2.根据权利要求1所述的半导体封装器件，其特征在于，
所述电连接件为柔性的导电基带，所述导电基带的第一表面设置有外露的导电部，所述导电部与从所述第一封装体的侧面外露的所述第一电连接结构以及所述第一芯片的所述其余部分焊盘电连接。


3.根据权利要求1所述的半导体封装器件，其特征在于，
所述电连接件为L型硅桥，所述第一封装体的侧面和所述第一芯片的侧面齐平；或者，所述第一封装体的侧面超出所述第一芯片的侧面。


4.根据权利要求1-3任一项所述的半导体封装器件，其特征在于，
所述半导体封装器件还包括第一塑封层，位于所述第一封装体设置有所述第一芯片的一侧表面，所述第一芯片的所述焊盘从所述第一塑封层中露出。


5.根据权利要求1所述的半导体封装器件，其特征在于，所述半导体封装器件还包括第二电连接结构，位于所述第一芯片和所述封装基板之间，所述第一芯片的功能面上的所述部分焊盘与所述封装基板通过所述第二电连接结构形成电连接。


...

【专利技术属性】
技术研发人员：缪小勇，吴品忠，
申请(专利权)人：南通通富微电子有限公司，
类型：发明
国别省市：江苏;32