内埋元件封装结构及其制造方法技术

一种内埋元件封装结构，包括一介电结构、一半导体芯片、一第一高分子层以及一图案化导电层。半导体芯片内埋于介电结构中。第一高分子层覆盖半导体芯片且具有一第一厚度，第一厚度大于对应位于第一高分子层上方的介电结构的一第二厚度，其中第一高分子层具有一第一开孔，介电结构具有一第二开孔，第一开孔小于第二开孔。图案化导电层覆盖介电结构的一上表面并延伸于第一高分子层上方及第一开孔与第二开孔中，图案化导电层与半导体芯片电性连接。

【技术实现步骤摘要】
内埋元件封装结构及其制造方法
本专利技术是有关于一种元件封装结构及其制造方法，且特别是有关于一种内埋元件封装结构及其制造方法。
技术介绍
在系统级封装结构中，将半导体芯片埋入封装基板中的内埋元件技术(SemiconductorEmbeddedinSUBstrate，简称SESUB)，因为具有降低封装基板产品受到噪声干扰及产品尺寸减小的优点，近年来已成为本领域制造商的研发重点。为了提高生产的良率，内埋元件必须固定在线路基板的介电结构内，以利于后续制作的图案化导电层能与内埋元件电性连接。目前内埋元件上方的介电结构中的盲孔以喷砂制程完成，然而，盲孔的深度会直接影响到开口尺寸(即孔径)，造成开口尺寸无法进一步缩小的问题，需进一步解决。
技术实现思路
本专利技术是有关于一种内埋元件封装结构及其制造方法，利用高分子材料取代内埋元件上方的一介电结构，进而使介电结构的厚度降低，以降低后续喷砂制程中的开口尺寸。根据本专利技术的一方面，提出一种内埋元件封装结构，包括一介电结构、一半导体芯片、一第一高分子层以及一图案化导电层。半导本文档来自技高网...

【技术保护点】
1.一种内埋元件封装结构，包括：/n一介电结构；/n一半导体芯片，内埋于该介电结构中；/n一第一高分子层，覆盖该半导体芯片且具有一第一厚度，该第一厚度大于位于该第一高分子层上方的该介电结构的一第二厚度；以及/n一图案化导电层，覆盖该介电结构的一上表面并延伸于该第一高分子层上方，该图案化导电层与该半导体芯片电性连接。/n

【技术特征摘要】
20190429 US 16/397,5301.一种内埋元件封装结构，包括：
一介电结构；
一半导体芯片，内埋于该介电结构中；
一第一高分子层，覆盖该半导体芯片且具有一第一厚度，该第一厚度大于位于该第一高分子层上方的该介电结构的一第二厚度；以及
一图案化导电层，覆盖该介电结构的一上表面并延伸于该第一高分子层上方，该图案化导电层与该半导体芯片电性连接。


2.如权利要求1所述的封装结构，其特征在于，该第一高分子层为一固化态感光型树脂。


3.如权利要求1所述的封装结构，其特征在于，该第一厚度大于3微米。


4.如权利要求1所述的封装结构，其特征在于，该第二厚度小于4.5微米或等于0。


5.如权利要求1所述的封装结构，其特征在于，该第一厚度与该第二厚度的总和介于3微米至7.5微米之间。


6.如权利要求1所述的封装结构，其特征在于，该半导体芯片的侧表面实质上齐平于该第一高分子层的侧表面。


7.如权利要求1所述的封装结构，其特征在于，该图案化导电层穿过该介电结构及该第一高分子层并与该半导体芯片电性连接。


8.如权利要求1所述的封装结构，其特征在于，该介电结构的该上表面高于或齐平于该第一高分子层的上表面。


9.如权利要求1所述的封装结构，其特征在于，该介电结构的该上表面低于该第一高分子层的上表面。


10.如权利要求1所述的封装结构，更包括一第二高分子层以及一重布线层，其中该重布线层叠合于该第一高分子层与该第二高分子层之间。


11.如权利要求10所述的封装结构，其特征在于，该第一高分子层具有一第一开孔，该介电结构具有一第二开孔，该第一开孔小于该第二开孔。


12.一种内埋元件封装结构，包括：
一介电结构；
一半导体芯片，内埋于该介电结构中；
一第一高分子层，覆盖该半导体芯片且具有一第一厚度，该第一厚度大于对应位于该第一高分子层上方的该介电结构的一第二厚度，其中该第一高分子层具有一第一开孔，该介电结构具有一第二开孔，...

【专利技术属性】
技术研发人员：廖玉茹，陈建泛，王建皓，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾;71