具有行锤击应力缓解的DRAM阵列架构制造技术

本申请案涉及具有行锤击应力缓解的DRAM阵列架构。一种设备包含多个主字线电路。每一主字线电路将相应全局字线驱动到有效状态值、中间电压状态或预充电状态中的一个。中间电压状态电压低于有效状态电压且高于预充电状态电压。存储器装置还包含多个子字线驱动器。每一子字线驱动器连接到对应全局字线且经配置以在对应全局字线电压与低电压值之间驱动相应局部字线。所述设备进一步包含多个相位驱动器。每一相位驱动器连接到预定数目的子字线驱动器，其中所述预定数目的子字线驱动器中的每一者连接到不同全局字线。

【技术实现步骤摘要】
具有行锤击应力缓解的DRAM阵列架构
本专利技术的实施例涉及DRAM存储器装置的架构和缓解DRAM存储器装置中的行锤击应力的方法。
技术介绍
存储器装置广泛用于存储与例如计算机、无线通信装置、相机、数字显示器及类似物等各种电子装置有关的信息。频繁地提供存储器装置作为计算机或其他电子装置中的内部、半导体集成电路和/或外部可移动装置。存在许多不同类型的存储器，包含易失性和非易失性存储器。包含随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等的易失性存储器可能需要经施加功率的源来维持其数据。相比之下，非易失性存储器即使在无外部供电时也可保持其存储数据。非易失性存储器可用于各种技术中，包含快闪存储器(例如，NAND和NOR)相变存储器(PCM)、铁电随机存取存储器(FeRAM)、电阻性随机存取存储器(RRAM)和磁性随机存取存储器(MRAM)等。改进存储器装置通常可包含增加存储器单元密度、增加读取/写入速度或另外减少操作等待时间、增加可靠性、增加数据保持、减少功率消耗或减少制本文档来自技高网...

【技术保护点】
1.一种设备，其包括：/n多个主字线电路，所述主字线电路中的每一者经配置以将相应全局字线驱动到有效状态值、中间电压状态或预充电状态中的一个；/n多个子字线驱动器，每一子字线驱动器连接到对应全局字线且经配置以基于第一相位信号和第二相位信号在所述对应全局字线的值与低电压源的值之间驱动相应局部字线；/n多个相位驱动器，所述多个相位驱动器中的每一相位驱动器经配置以生成相应的所述第一相位信号和相应的所述第二相位信号，每一相位驱动器连接到所述多个子字线驱动器中的预定数目的子字线驱动器，其中所述预定数目的子字线驱动器中的每一者连接到不同全局字线；以及/n处理装置，其可操作地耦合到所述主字线电路中的每一者，所...

【技术特征摘要】
20190430 US 16/399,2831.一种设备，其包括：
多个主字线电路，所述主字线电路中的每一者经配置以将相应全局字线驱动到有效状态值、中间电压状态或预充电状态中的一个；
多个子字线驱动器，每一子字线驱动器连接到对应全局字线且经配置以基于第一相位信号和第二相位信号在所述对应全局字线的值与低电压源的值之间驱动相应局部字线；
多个相位驱动器，所述多个相位驱动器中的每一相位驱动器经配置以生成相应的所述第一相位信号和相应的所述第二相位信号，每一相位驱动器连接到所述多个子字线驱动器中的预定数目的子字线驱动器，其中所述预定数目的子字线驱动器中的每一者连接到不同全局字线；以及
处理装置，其可操作地耦合到所述主字线电路中的每一者，所述处理装置经配置以当从所述有效状态转变到所述预充电状态时在进入所述预充电状态之前将所述相应全局字线驱动到所述中间电压状态，以便提供对应于所述多个子字线驱动器的邻近局部字线之间的行锤击应力缓解，
其中所述中间电压状态的电压电平低于所述有效状态的电压电平且高于所述预充电状态的电压电平。


2.根据权利要求1所述的设备，其中所述预定数目的子字线驱动器是七个。


3.根据权利要求1所述的设备，其中所述中间状态的所述电压电平在0.25伏到0.75伏的范围内。


4.根据权利要求1所述的设备，其中所述中间状态的所述电压电平是0.5伏。


5.根据权利要求1所述的设备，其中所述多个子字线驱动器中的每一子字线驱动器包含用以基于所述第一相位信号将所述相应字线上拉到所述对应全局字线的所述值的PMOS晶体管，以及用以基于所述第二相位信号将所述相应字线下拉到所述低电压源的所述值的NMOS晶体管。


6.根据权利要求1所述的设备，其中所述多个子字线驱动器中的每一子字线驱动器专门使用NMOS晶体管。


7.根据权利要求6所述的设备，其中所述多个相位驱动器中的每一者包含，
第一驱动器电路，其经配置以将所述第一相位信号设定为第一高状态值以将所述局部字线驱动到所述低电压源的所述值，以及
第二驱动器电路，其经配置以将所述第二相位信号设定为比所述相应局部字线的所述有效状态电压电平高的第二高状态值以将所述局部字线驱动到所述有效状态电平或所述中间状态电平的所述值中的一个，
其中所述第二驱动器电路包含稳定电路，所述稳定电路经配置以当所述第二相位信号处于所述第二高状态值时提供用于所述第二驱动器电路中的泄漏电流的电阻路径。


8.根据权利要求7所述的设备，其中所述稳定电路包含第一连续选通的晶体管和第二连续选通的晶体管，且
其中所述第一连续选通的晶体管的第一栅极电压在3.8伏到4.7伏的范围内，且所述第二连续选通的晶体管的第一栅极电压在1.5伏到3.2伏的范围内。


9.根据权利要求7所述的设备，其中所述多个相位驱动器中的每一者经配置以接收经解码行地址信号和第一时序信号，且所述第一相位信号的值是基于所述经解码行地址信号和所述第一时序信号，且
其中每一相位驱动器进一步经配置以接收第二时序信号，且所述第二相位信号的值是基于所述第一相位信号和所述第二时序信号。


10.根据权利要求7所述的设备，其中所述第一驱动器电路包含至少一个PMOS晶体管以将所述第一相位信号驱动到所述第一高状态值，且
其中所述至少一个PMOS晶体管连接到具有在2.5伏到3.2伏的范围中的值的源电压。


11.根据权利要求7所述的设备，其中所述第二驱动器电路包含至少一个PMOS晶体管以将所述第二相位信号驱动到所述第二高状态值，且
其中所述至少一个PMOS晶体管连接到具有在3.8伏...

【专利技术属性】
技术研发人员：C·J·卡瓦姆拉，C·L·英戈尔斯，T·H·金，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US