【技术实现步骤摘要】
使用内部电压为时钟树电路供电
本申请案涉及半导体装置，且特定来说，涉及半导体装置的时钟树电路。
技术介绍
高数据可靠性、高存储器存取速度、低功率及减小的芯片尺寸是半导体存储器所要求的特征。在存储器内，通常期望电路直接使用外部供应电压。然而，因为外部供应电压通常与系统内的许多其它装置相关，所以其可能有抖动或可能波动。电压波动可能影响对噪声敏感的一些应用，例如时钟信号生成器。随着时钟速度增加，时钟信号生成器可能变得对由带噪声的电力供应引起的时序问题更敏感，这可能影响存储器装置的可靠性及稳定性。
技术实现思路
本专利技术的一方面提供一种设备，其包括：时钟输入缓冲器，其经配置以接收第一互补时钟信号且经耦合到第一供应电压及第二供应电压，其中响应于所述第一互补时钟信号，所述时钟输入缓冲器经配置以基于所述第一供应电压及所述第二供应电压而驱动第二互补时钟信号；及分频器电路，其经耦合到内部电压及所述第二供应电压且经配置以基于所述第二互补时钟信号以及所述内部电压及所述第二供应电压而提供分频时钟信号，其中所述内部电压与所述第一
【技术保护点】
1.一种设备，其包括：/n时钟输入缓冲器，其经配置以接收第一互补时钟信号且经耦合到第一供应电压及第二供应电压，其中响应于所述第一互补时钟信号，所述时钟输入缓冲器经配置以基于所述第一供应电压及所述第二供应电压而驱动第二互补时钟信号；及/n分频器电路，其经耦合到内部电压及所述第二供应电压且经配置以基于所述第二互补时钟信号以及所述内部电压及所述第二供应电压而提供分频时钟信号，其中所述内部电压与所述第一供应电压不同。/n
【技术特征摘要】
20190208 US 16/271,6791.一种设备，其包括：
时钟输入缓冲器，其经配置以接收第一互补时钟信号且经耦合到第一供应电压及第二供应电压，其中响应于所述第一互补时钟信号，所述时钟输入缓冲器经配置以基于所述第一供应电压及所述第二供应电压而驱动第二互补时钟信号；及
分频器电路，其经耦合到内部电压及所述第二供应电压且经配置以基于所述第二互补时钟信号以及所述内部电压及所述第二供应电压而提供分频时钟信号，其中所述内部电压与所述第一供应电压不同。
2.根据权利要求1所述的设备，其中所述分频器电路进一步包括输出缓冲器，所述输出缓冲器经耦合到所述第一供应电压及所述第二供应电压且经配置以接收所述分频时钟信号，其中响应于所述分频时钟信号，所述分频器电路经配置以基于所述第一供应电压及所述第二供应电压而驱动第二分频时钟信号。
3.根据权利要求1所述的设备，其中所述时钟输入缓冲器包括：
差分放大器电路，其经配置以接收所述第一互补时钟信号且提供中间互补时钟信号；及
交叉耦合缓冲器，其经配置以基于所述中间时钟信号而提供所述第二互补时钟信号。
4.根据权利要求1所述的设备，其中所述时钟输入缓冲器进一步包括一对驱动器电路，所述驱动器电路对经耦合到所述内部电压及所述第二供应电压且经配置以接收所述第二互补时钟信号，其中响应于所述第二互补时钟信号，所述缓冲器对经配置以基于所述内部电压及所述第二供应电压而提供第三互补时钟信号，其中所述分频器电路经配置以响应于所述第三互补时钟信号而提供所述分频时钟信号。
5.根据权利要求3所述的设备，其中所述差分放大器电路包括：
第一差分放大器，其经配置以基于在第一输入处接收所述第一互补时钟信号中的第一时钟信号及在第二输入处接收所述第一互补时钟信号中的第二时钟信号而提供所述中间互补时钟信号中的第一时钟信号；及
第二差分放大器，其经配置以基于在第一输入处接收所述第一互补时钟信号中的所述第二时钟信号及在第二输入处接收所述第一互补时钟信号中的所述第一时钟信号而提供所述中间互补时钟信号中的第二时钟信号。
6.根据权利要求5所述的设备，其中所述交叉耦合缓冲器包括：
第一反相器，其经耦合到所述第一供应电压及所述第二供应电压且经配置以基于所述中间互补时钟信号中的所述第一时钟信号的接收而在第一输出节点处提供所述第二互补时钟信号中的第一时钟信号；及
第二反相器，其经耦合到所述第一供应电压及所述第二供应电压且经配置以基于所述中间互补时钟信号中的所述第二时钟信号的接收而在第二输出节点处提供所述第二互补时钟信号中的第二时钟信号。
7.根据权利要求5所述的设备，其中所述交叉耦合缓冲器进一步包括：
第一晶体管，其经耦合到所述第一供应电压且经配置以基于所述第一反相器的所述第一输出节点的值而将所述供应电压提供到所述第二反相器的所述第二输出节点；及
第二晶体管，其经耦合到所述第一供应电压且经...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。