半导体器件以及驱动半导体器件的方法技术

本公开的实施例涉及半导体器件以及驱动半导体器件的方法，其目的是为具有大寄生电阻或大负载容量的布线提供能够提高在远离驱动器的位置处的布线的电压的升高或降低速度的技术。半导体器件包括：第一布线，具有第一部、第二部、在第一部和第二部之间提供的第三部；连接到第三部的多个存储器单元；具有栅极和连接到第二部的漏极的场效应晶体管以及与第一布线并联提供的第二布线。第一布线的第三部包括靠近第一部的第四部、靠近第二部的第五部、设置在第一部与第四部之间的第六部。多个存储器单元包括连接到第四部的第一存储器单元和连接到第五部的第二存储器单元。第二布线电连接在第六部与场效应晶体管的栅极之间。

【技术实现步骤摘要】
半导体器件以及驱动半导体器件的方法相关申请的交叉引用于2019年4月26日提交的日本专利申请号2019-085826的公开的全部内容，包括其说明书、附图和摘要，通过引用以整体并入本文。
本公开的实施例总体上涉及半导体器件以及驱动半导体器件的方法。
技术介绍
本公开可以应用于具有高寄生电阻率的金属布线的半导体器件、或关于半导体器件的金属布线的高负载容量。下面列出了所公开的技术。[专利文献1]日本未审查专利申请公开号2017-54570[专利文献2]日本未审查专利申请公开号2009-252256在使用现有的制造工艺制造的半导体器件中，金属布线的寄生电阻率趋向于高。例如，为了避免由于字线的电阻分量的影响而导致在远离字线驱动器的位置处字线电压的升高或降低速度减慢，已经提出了一种半导体器件，其中在字线的未连接字线驱动器的另一端设置辅助驱动器(例如，参考日本未审查专利申请公开号2017-54570中提出的半导体器件)。此外，在小型SRAM(静态随机存取存储器)中、在静态噪声容限(以下被称为SNM)不足本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n第一布线，包括：/n第一部分；/n不同于所述第一部分的第二部分；以及/n不同于所述第一部分和所述第二部分的第三部分，并且所述第三部分被设置在所述第一部分和所述第二部分之间；/n驱动器电路，被连接到所述第一部分，并且向所述第一布线供应第一电位；/n多个存储器单元，被连接到所述第三部分；/n第二布线，被连接到所述第一部分；/n电位改变电路，所述电位改变电路不同于所述驱动器电路，并且向所述第二部分供应所述第一电位，/n其中所述电位改变电路被连接到所述第二布线，并且向所述第二部分提供与所述第二布线的电位相对应的所述第一电位。/n

【技术特征摘要】
20190426 JP 2019-0858261.一种半导体器件，包括：
第一布线，包括：
第一部分；
不同于所述第一部分的第二部分；以及
不同于所述第一部分和所述第二部分的第三部分，并且所述第三部分被设置在所述第一部分和所述第二部分之间；
驱动器电路，被连接到所述第一部分，并且向所述第一布线供应第一电位；
多个存储器单元，被连接到所述第三部分；
第二布线，被连接到所述第一部分；
电位改变电路，所述电位改变电路不同于所述驱动器电路，并且向所述第二部分供应所述第一电位，
其中所述电位改变电路被连接到所述第二布线，并且向所述第二部分提供与所述第二布线的电位相对应的所述第一电位。


2.根据权利要求1所述的半导体器件，
其中所述第三部分包括第四部分和第五部分，所述第四部分被定位在与所述第一部分最靠近的部分中，并且所述第五部分被定位在与所述第二部分最靠近的部分中，
其中所述第一布线包括第六部分，所述第六部分不同于所述第一部分和所述第四部分，并且所述第六部分被定位在所述第一部分与所述第四部分之间，
其中所述电位改变电路包括场效应晶体管，所述场效应晶体管具有被连接到所述第六部分的栅极、被供应有所述第一电位的源极以及被连接到所述第二部分的漏极。


3.一种半导体器件，包括：
第一布线，包括第一部分、不同于所述第一部分的第二部分以及不同于所述第一部分和所述第二部分的第三部分，所述第三部分被定位在所述第一部分与所述第二部分之间；
多个存储器单元，被连接到所述第三部分；
场效应晶体管，具有栅极和被连接到所述第二部分的漏极；
第二布线，被定位成与所述第一布线并联；
其中所述第三部分包括第四部分和第五部分，所述第四部分被定位在与所述第一部分最靠近的部分中，并且所述第五部分被定位在与所述第二部分最靠近的部分中，
其中所述第一布线包括第六部分，所述第六部分不同于所述第一部分和所述第四部分，并且所述第六部分被定位在所述第一部分与所述第四部分之间，
其中所述多个存储器单元包括被连接到所述第四部分的第一存储器单元、以及被连接到所述第五部分的第二存储器单元，并且
其中所述第二布线电连接在所述第六部分与所述场效应晶体管的所述栅极之间。


4.根据权利要求3所述的半导体器件，还包括：驱动电路，
其中所述第一部分被连接到所述驱动电路的输出端子。


5.根据权利要求4所述的半导体器件，其中所述场效应晶体管包括上拉晶体管，并且其中所述场效应晶体管的源极被连接到电源电位。


6.根据权利要求4所述的半导体器件，
其中所述场效应晶体管包括下拉晶体管，并且
其中所述场效应晶体管的源极被电连接到接地电位。


7.根据权利要求3所述的半导体器件，其中所述第一布线和所述第二布线由相同层的金属布线层形成。


8.根据权利要求3所述的半导体器件，
其中所述第一布线由第一金属布线层形成，并且
其中所述第二布线由不同于所述第一金属布线层的第二金属布线层形成。


9.根据权利要求3所述的半导体器件，其中所述第一布线是字线、位线或搜索线。


10.根据权利要求4所述的半导体器件，还包括：电位生成电路，所述电位生成电路生成第一电源电位；
其中所述第一布线包括字线，
其中所述多个存储器单元被供应有第二电源电位，
其中所述驱动器电路被供应有所述第一电源电位，并且基于所述第一电源电位来驱动所述字线，并且
其中在所述多个存储器单元的读取操作中，所述电位生成电路生成低于所述第二电源电位的所述第一电源电位。


11.一种半导体器件，包括：
第一布线，包括第一部分、不同于所述第一部分的第二部分以及被定位在所述第一部分与所述第二部分之间的第三部分；
驱动器电路，包括输入端子、以及被连接到所述第一部分的输出端子；
多个存储器单元，被连接到所述第三部分；
场效应晶体管，具有栅极以及被连接到所述第二部分的漏极；
第二布线，被定位成与所述第一布线并联；以及
第三布线，被连接到所述驱动器电路的所述输入端子，
其中所述第二布线被电连接在所述第三布线与所述场效应晶体管的所述栅极之间。


12.根据权利要求11所述的半导体器件，还包括：电位生成电路，所述电位生成电路生成第一电源电位；
其中所述第一布线包括字线，
其中所述多个存储器单元被供应有第二电源电位，
其...

【专利技术属性】
技术研发人员：横山佳巧，薮内诚，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP