【技术实现步骤摘要】
DRAM芯片及其参数测试方法
本专利技术涉及半导体测试领域，尤其涉及一种DRAM芯片及其参数测试方法。
技术介绍
目动态随机存取存储器芯片(DynamicRandomAccessMemory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。DRAM芯片一般是制作在晶圆上，在对晶圆上形成的DRAM芯片进行封装或者在投入使用之前，一般都需要对DRAM芯片的各项性能参数进行测试以保证DRAM芯片设计符合要求。现有对DRAM芯片进行参数测试是通过自动测试机台进行，但是采用现有的自动测试机台进行测试时测试效率和测试精度仍有待提高，特别是对DRAM芯片进行全速测试时，测试效率和测试精度更加难以保证。
技术实现思路
本专利技术所要解决的技术问题是对DRAM芯片进...
【技术保护点】
1.一种DRAM芯片，其特征在于，包括：/n基底；/n位于所述基底上的DRAM存储电路；/n位于所述基底上的时钟产生电路，所述时钟产生电路用于在外部自动测试机台对DRAM芯片进行参数测试时向DRAM存储电路提供高频时钟信号。/n
【技术特征摘要】
1.一种DRAM芯片，其特征在于，包括：
基底；
位于所述基底上的DRAM存储电路；
位于所述基底上的时钟产生电路，所述时钟产生电路用于在外部自动测试机台对DRAM芯片进行参数测试时向DRAM存储电路提供高频时钟信号。
2.如权利要求1所述的DRAM芯片，其特征在于，所述DRAM存储电路包括DRAM存储阵列和与DRAM存储阵列电连接的外围控制电路，所述时钟产生电路将高频时钟信号施加在所述外围控制电路，所述外围控制电路基于高频时钟信号产生控制信号，并将所述控制信号提供给所述DRAM存储阵列，所述DRAM存储阵列基于所述控制信号进行工作。
3.如权利要求1或2所述的DRAM芯片，其特征在于，所述时钟产生电路包括压控振荡器和分频器，所述压控振荡器用于产生第一时钟信号；所述分频器用于将第一时钟信号进行分频，获得第二时钟信号，并将第二时钟信号作为高频时钟信号输送给DRAM存储电路。
4.如权利要求3所述的DRAM芯片，其特征在于，所述第一时钟信号的频率为1GHz～10GHz，所述第二时钟信号的频率为第一时钟信号频率的一半，占空比为45％-55％。
5.如权利要求3所述的DRAM芯片，其特征在于，所述压控振荡器与控制电压连接，通过控制电压的大小控制压控振荡器产生的第一时钟信号的频率。
6.如权利要求3所述的DRAM芯片，其特征在于，所述基底还具有输入/输出接口，所述输入/输出接口与DRAM存储电路连接，外部自动测...
【专利技术属性】
技术研发人员：朱家国，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。