基于时间戳标记电路的双核系统时钟同步方法及装置制造方法及图纸

本发明专利技术公开了基于时间戳标记电路的双核系统时钟同步方法及装置，所述方法包括：所述基于时间戳标记电路包括本地时钟单元、频率补偿寄存器、同步报文/和延迟请求检测电路、同步报文/延时请求时间锁存器、第一基地址数据寄存器、第二基地址数据寄存器以及时间事件状态寄存器，首先CPU通过总线接口向频率补偿寄存器中写入频率补偿值，启动本地时钟单元，作为本地时钟基准；向第一基地址数据寄存器中写入第二基地址数据寄存器的地址，向第二基地址数据寄存器中写入第一基地址数据寄存器的地址；本发明专利技术的优点在于：在底层由硬件电路获取时间戳，从时钟可快速根据收发时戳计算并调整与主时钟的偏差，完成主从时钟同步。

【技术实现步骤摘要】
基于时间戳标记电路的双核系统时钟同步方法及装置
本专利技术涉及AIRT-ROS实时系统和非实时系统时钟同步领域，更具体涉及基于时间戳标记电路的双核系统时钟同步方法及装置。
技术介绍
目前，多数时钟同步算法的应用场景为以太网环境下的时钟同步，例如中国专利公开号CN103067112A，公开了一种时钟同步方法、装置及网络设备，装置包括：至少一个硬件芯片、CPU和逻辑控制芯片；硬件芯片用于接收对端装置发送的第一PTP事件报文，记录第一时间戳，将第一PTP事件报文的CF域中的校正值减去第一时间戳，然后发送给CPU；CPU用于将第一PTP事件报文发送给逻辑控制芯片；逻辑控制芯片用于记录第一PTP事件报文到达逻辑控制芯片的PTP时间戳，根据第一PTP事件报文和PTP时间戳计算出逻辑控制芯片的第一PTP系统时间与对端装置的第二PTP系统时间之间的第一时间偏差，根据第一时间偏差与对端装置进行时钟同步。采用该专利技术可以提高时钟同步的精度，降低对系统效率的影响并降低硬件上的实现代价。但是该专利技术是在网络中同步时钟，是多台电脑之间的时钟同步。以太网环境下网络延迟是时钟同步算法需要考虑的主要因素之一，由于以太网的时延可能达到50ms，对于时钟同步的精度影响非常大，并且时延会因为网络中负载的不同而产生较大的抖动。因此在以太网中的时钟同步算法不适用于双核双系统的时钟同步。
技术实现思路
本专利技术所要解决的技术问题在于如何提供适用于双核双系统的时钟同步方法及装置。本专利技术通过以下技术手段实现解决上述技术问题的：基于时间戳标记电路的双核系统时钟同步方法，应用于AIRT-ROS实时系统与非实时系统，所述基于时间戳标记电路包括本地时钟单元、频率补偿寄存器、同步报文/和延迟请求检测电路、同步报文/延时请求时间锁存器、第一基地址数据寄存器、第二基地址数据寄存器以及时间事件状态寄存器，首先CPU通过总线接口向频率补偿寄存器中写入频率补偿值，启动本地时钟单元，作为本地时钟基准；向第一基地址数据寄存器中写入第二基地址数据寄存器的地址，向第二基地址数据寄存器中写入第一基地址数据寄存器的地址；同步报文/延迟请求检测电路通过检测CPU向第一基地址数据寄存器或第二基地址数据寄存器的写入操作，捕捉同步报文/延时请求报文的消息，去使能同步报文/延时请求时间锁存器的锁存功能，时间事件状态寄存器记录下当前的时间计数值作为时间报文的收发时间戳，产生时间事件中断，由CPU读取时间事件状态寄存器的各时间戳，设置同步报文或延时请求的时间补偿值，从而完成时钟同步。本专利技术通过设计时间戳标记电路，并基于时间戳标记电路进行时钟同步，提供一种适用于双核系统的时钟同步方法，时间事件状态寄存器记录下当前的时间计数值作为时间报文的收发时间戳，在底层由硬件电路获取时间戳，减少了因等待CPU时钟节拍及在操作系统层调度而产生的误差，从时钟可快速根据收发时戳计算并调整与主时钟的偏差。进一步地，所述第一基地址数据寄存器和第二基地址数据寄存器均为数组型的环形缓冲区。更进一步地，所述AIRT-ROS实时系统与非实时系统包括实时系统和非实时系统，在所述实时系统中设置一个主时钟，在非实时系统中设置一个从时钟，所述同步报文/延迟请求检测电路通过检测主时钟向第一基地址数据寄存器的写入操作，捕捉同步报文/延时请求报文的消息，去使能同步报文/延时请求时间锁存器的锁存功能，时间事件状态寄存器生成当前的时间计数值作为时间报文的收发时间戳并发送给从时钟，在从时钟接收消息并从中提取时间戳，从时钟根据时间戳计算出主时钟与从时钟的时间偏差并调整补偿该时间偏差，从而完成双核双系统的时钟同步。再进一步地，所述主时钟将包含时间戳的放入第一基地址数据寄存器的尾端，而从时钟从第一基地址数据寄存器的头部移走数据，当达到第一基地址数据寄存器的尾部时，主时钟绕回到第一基地址数据寄存器的头部。再进一步地，所述主时钟与从时钟在时钟同步过程中需要的消息类型包括同步类型、跟随类型、延时请求类型以及延时回复类型，主时钟周期性地发送同步类型消息，时间事件状态寄存器生成当前的时间计数值作为时间报文的发送时间戳并将发送时刻t1发给从时钟，从时钟收到同步类型消息，并记录收到同步类型消息的时刻t2；从时钟给主时钟发送延时请求类型消息，并记录发送时刻t3，此时t3为预估值，从时钟将发送延时请求的实际时间戳发送给主时钟，主时钟收到延时请求的跟随，时间事件状态寄存器生成跟随的时间计数值并将发送时刻t4回复给主时钟，经过上述过程后，可得到主时钟与从时钟的时间偏差为从时钟补偿该时间偏差。更进一步地，所述AIRT-ROS实时系统与非实时系统包括实时系统和非实时系统，在所述实时系统中设置一个主时钟，在非实时系统中设置一个从时钟，所述同步报文/延迟请求检测电路通过检测从时钟向第二基地址数据寄存器的写入操作，捕捉同步报文/延时请求报文的消息，去使能同步报文/延时请求时间锁存器的锁存功能，时间事件状态寄存器生成当前的时间计数值作为时间报文的收发时间戳并发送给主时钟，在主时钟接收消息并从中提取时间戳，主时钟根据时间戳计算出主时钟与从时钟的时间偏差并调整补偿该时间偏差，从而完成双核双系统的时钟同步。再进一步地，所述从时钟将包含时间戳的消息放入第二基地址数据寄存器的尾端，主时钟从第二基地址数据寄存器的头部移走数据，当达到第二基地址数据寄存器的尾部时，从时钟绕回到第二基地址数据寄存器的头部。本专利技术还提供基于时间戳标记电路的双核系统时钟同步装置，应用于AIRT-ROS实时系统与非实时系统，所述基于时间戳标记电路包括本地时钟单元、频率补偿寄存器、同步报文/和延迟请求检测电路、同步报文/延时请求时间锁存器、第一基地址数据寄存器、第二基地址数据寄存器以及时间事件状态寄存器，首先CPU通过总线接口向频率补偿寄存器中写入频率补偿值，启动本地时钟单元，作为本地时钟基准；向第一基地址数据寄存器中写入第二基地址数据寄存器的地址，向第二基地址数据寄存器中写入第一基地址数据寄存器的地址；同步报文/延迟请求检测电路通过检测CPU向第一基地址数据寄存器或第二基地址数据寄存器的写入操作，捕捉同步报文/延时请求报文的消息，去使能同步报文/延时请求时间锁存器的锁存功能，时间事件状态寄存器记录下当前的时间计数值作为时间报文的收发时间戳，产生时间事件中断，由CPU读取时间事件状态寄存器的各时间戳，设置同步报文或延时请求的时间补偿值，从而完成时钟同步。进一步地，所述第一基地址数据寄存器和第二基地址数据寄存器均为数组型的环形缓冲区。更进一步地，所述AIRT-ROS实时系统与非实时系统包括实时系统和非实时系统，在所述实时系统中设置一个主时钟，在非实时系统中设置一个从时钟，所述同步报文/延迟请求检测电路通过检测主时钟向第一基地址数据寄存器的写入操作，捕捉同步报文/延时请求报文的消息，去使能同步报文/延时请求时间锁存器的锁存功能，时间事件状态寄存器生成当前的时间计数值作为时间报文的收发时间戳并发送给从时钟，在从时钟接收消息并从中提取时间戳，从时钟根据时间戳计算出主时钟与从时钟本文档来自技高网...

【技术保护点】
1.基于时间戳标记电路的双核系统时钟同步方法，其特征在于，应用于AIRT-ROS实时系统与非实时系统，所述基于时间戳标记电路包括本地时钟单元、频率补偿寄存器、同步报文/和延迟请求检测电路、同步报文/延时请求时间锁存器、第一基地址数据寄存器、第二基地址数据寄存器以及时间事件状态寄存器，首先CPU通过总线接口向频率补偿寄存器中写入频率补偿值，启动本地时钟单元，作为本地时钟基准；向第一基地址数据寄存器中写入第二基地址数据寄存器的地址，向第二基地址数据寄存器中写入第一基地址数据寄存器的地址；同步报文/延迟请求检测电路通过检测CPU向第一基地址数据寄存器或第二基地址数据寄存器的写入操作，捕捉同步报文/延时请求报文的消息，去使能同步报文/延时请求时间锁存器的锁存功能，时间事件状态寄存器记录下当前的时间计数值作为时间报文的收发时间戳，产生时间事件中断，由CPU读取时间事件状态寄存器的各时间戳，设置同步报文或延时请求的时间补偿值，从而完成时钟同步。/n

【技术特征摘要】
1.基于时间戳标记电路的双核系统时钟同步方法，其特征在于，应用于AIRT-ROS实时系统与非实时系统，所述基于时间戳标记电路包括本地时钟单元、频率补偿寄存器、同步报文/和延迟请求检测电路、同步报文/延时请求时间锁存器、第一基地址数据寄存器、第二基地址数据寄存器以及时间事件状态寄存器，首先CPU通过总线接口向频率补偿寄存器中写入频率补偿值，启动本地时钟单元，作为本地时钟基准；向第一基地址数据寄存器中写入第二基地址数据寄存器的地址，向第二基地址数据寄存器中写入第一基地址数据寄存器的地址；同步报文/延迟请求检测电路通过检测CPU向第一基地址数据寄存器或第二基地址数据寄存器的写入操作，捕捉同步报文/延时请求报文的消息，去使能同步报文/延时请求时间锁存器的锁存功能，时间事件状态寄存器记录下当前的时间计数值作为时间报文的收发时间戳，产生时间事件中断，由CPU读取时间事件状态寄存器的各时间戳，设置同步报文或延时请求的时间补偿值，从而完成时钟同步。


2.根据权利要求1所述的基于时间戳标记电路的双核系统时钟同步方法，其特征在于，所述第一基地址数据寄存器和第二基地址数据寄存器均为数组型的环形缓冲区。


3.根据权利要求2所述的基于时间戳标记电路的双核系统时钟同步方法，其特征在于，所述AIRT-ROS实时系统与非实时系统包括实时系统和非实时系统，在所述实时系统中设置一个主时钟，在非实时系统中设置一个从时钟，所述同步报文/延迟请求检测电路通过检测主时钟向第一基地址数据寄存器的写入操作，捕捉同步报文/延时请求报文的消息，去使能同步报文/延时请求时间锁存器的锁存功能，时间事件状态寄存器生成当前的时间计数值作为时间报文的收发时间戳并发送给从时钟，在从时钟接收消息并从中提取时间戳，从时钟根据时间戳计算出主时钟与从时钟的时间偏差并调整补偿该时间偏差，从而完成双核双系统的时钟同步。


4.根据权利要求3所述的基于时间戳标记电路的双核系统时钟同步方法，其特征在于，所述主时钟将包含时间戳的放入第一基地址数据寄存器的尾端，而从时钟从第一基地址数据寄存器的头部移走数据，当达到第一基地址数据寄存器的尾部时，主时钟绕回到第一基地址数据寄存器的头部。


5.根据权利要求3所述的基于时间戳标记电路的双核系统时钟同步方法，其特征在于，所述主时钟与从时钟在时钟同步过程中需要的消息类型包括同步类型、跟随类型、延时请求类型以及延时回复类型，主时钟周期性地发送同步类型消息，时间事件状态寄存器生成当前的时间计数值作为时间报文的发送时间戳并将发送时刻t1发给从时钟，从时钟收到同步类型消息，并记录收到同步类型消息的时刻t2；从时钟给主时钟发送延时请求类型消息，并记录发送时刻t3，此时t3为预估值，从时钟将发送延时请求的实际时间戳发送给主时钟，主时钟收到延时请求的跟随，时间事件状态寄存器生成跟随的时间计数值并将发送时刻t4回复给主时钟，经过上述过程后，可得到主时钟与从时钟的时间偏差为...

【专利技术属性】
技术研发人员：丁亮，王飞，夏科睿，张亚楠，于振中，张韬庚，彭超，侯旗，李小龙，
申请(专利权)人：哈工大机器人合肥国际创新研究院，
类型：发明
国别省市：安徽;34