混合中介体及半导体封装件制造技术

本公开提供一种混合中介体及半导体封装件，所述半导体封装件包括：中介体，包括芯基板和连接结构，所述芯基板具有腔并且具有使所述芯基板的上表面和下表面连接的贯通过孔，并且所述连接结构包括位于所述芯基板的上表面上的绝缘构件和位于所述绝缘构件上的重新分布层；半导体芯片，位于所述连接结构的上表面上，并且包括连接到所述重新分布层的连接垫；无源组件，容纳在所述腔中；第一绝缘层，设置在所述芯基板与所述连接结构之间；第一布线层，位于所述第一绝缘层上，并且将所述贯通过孔和所述无源组件连接到所述重新分布层；第二绝缘层，位于所述芯基板的下表面上；以及第二布线层，位于所述第二绝缘层的下表面上，并且连接到所述贯通过孔。

【技术实现步骤摘要】
混合中介体及半导体封装件本申请要求于2019年3月4日在韩国知识产权局提交的第10-2019-0024733号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
本公开涉及一种混合中介体及包括该混合中介体的半导体封装件。
技术介绍
随着装置的规格的提高和高带宽存储器(HBM)的使用，中介体市场不断增长。目前，主要将硅用作中介体的材料，但为了增大面积并降低成本，已经进行了对玻璃或有机形成工艺的开发。在高性能的半导体封装件中，无源组件(诸如，电容器)需要设置在与半导体芯片相邻的区域中，以改善由于寄生电感的产生导致的功率噪声和功率完整性。
技术实现思路
本公开的一方面可提供一种混合中介体以及包括该混合中介体的半导体封装件，其中，无源组件可嵌在所述混合中介体中。根据本公开的一方面，一种半导体封装件可包括：中介体，包括芯基板和连接结构，所述芯基板具有至少一个腔并且具有使所述芯基板的上表面和下表面彼此连接的贯通过孔，并且所述连接结构包括设置在所述芯基板的上表面上的绝缘构件和设置在所述绝缘构件上的重新分布层；至少一个半导体芯片，设置在所述中介体的所述连接结构的上表面上，并且包括连接到所述重新分布层的连接垫；无源组件，容纳在所述至少一个腔中；第一绝缘层，设置在所述芯基板与所述连接结构之间，并且将所述无源组件包封在所述至少一个腔中；第一布线层，设置在所述第一绝缘层上，并且将所述贯通过孔和所述无源组件连接到所述重新分布层；第二绝缘层，设置在所述芯基板的下表面上；以及第二布线层，设置在所述第二绝缘层的下表面上，并且连接到所述贯通过孔。根据本公开的另一方面，一种混合中介体可包括：芯基板，具有至少一个腔，并且具有使所述芯基板的上表面和下表面彼此连接的贯通过孔；无源组件，容纳在所述至少一个腔中；第一绝缘层，设置在所述芯基板的上表面上，并且将所述无源组件包封在所述至少一个腔中；第一布线层，设置在所述第一绝缘层上，并且连接到所述贯通过孔和所述无源组件；第二绝缘层，设置在所述芯基板的下表面上；第二布线层，设置在所述第二绝缘层的下表面上，并且连接到所述贯通过孔；以及连接结构，包括绝缘构件和重新分布层，所述绝缘构件设置在所述芯基板的上表面上，所述重新分布层设置在所述绝缘构件上并且连接到所述第一布线层。根据本公开的另一方面，一种半导体封装件可包括：中介体，包括芯基板和连接结构，所述芯基板具有至少一个腔并且具有使所述芯基板的上表面和下表面彼此连接的贯通过孔，无源组件嵌在所述至少一个腔中，并且所述连接结构包括设置在所述芯基板的上表面上的绝缘构件和设置在所述绝缘构件上的重新分布层；多个半导体芯片，设置在所述连接结构的上表面上，并且包括连接到所述重新分布层的连接垫；第一绝缘层，设置在所述芯基板与所述连接结构之间，并且将所述无源组件包封在所述至少一个腔中；第一布线层，设置在所述第一绝缘层上，并且将所述贯通过孔和所述无源组件连接到所述重新分布层；第二绝缘层，设置在所述芯基板的下表面上；以及第二布线层，设置在所述第二绝缘层的下表面上，并且连接到所述贯通过孔。在平面图中，所述至少一个腔中的一个腔可与所述多个半导体芯片中的彼此相邻的两个或更多个半导体芯片叠置。附图说明通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：图1是示出电子装置系统的示例的示意性框图；图2是示出电子装置的示例的示意性透视图；图3是示出三维(3D)球栅阵列(BGA)封装件安装在电子装置的主板上的情况的示意性截面图；图4是示出2.5D硅中介体封装件安装在主板上的情况的示意性截面图；图5是示出2.5D有机中介体封装件安装在主板上的情况的示意性截面图；图6是示出根据本公开中的示例性实施例的半导体封装件的示意性截面图；图7是示出图6中所示的半导体封装件的平面图；图8A至图8F是示出制造芯基板的主要工艺的截面图；图9A至图9D是用于描述制造混合中介体和半导体封装件的方法的主要工艺的截面图；以及图10至图13是示出根据本公开中的不同示例性实施例的半导体封装件的示意性截面图。具体实施方式在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为了清楚起见，可夸大或缩小组件的形状、尺寸等。在此，为了方便起见，下侧、下部、下表面等用于指示关于附图的截面的向下的方向，而上侧、上部、上表面等用于指示与向下的方向相反的方向。然而，这些方向是为了便于解释而定义的，并且权利要求不受如上所述定义的方向的具体限制，并且上部和下部的概念可彼此交换。在说明书中，组件与另一组件的“连接”的含义在概念上包括两个组件之间通过粘合层的间接连接以及两个组件之间的直接连接。此外，“电连接”在概念上包括物理连接和物理断开。可理解的是，当使用诸如“第一”和“第二”的术语提及元件时，所述元件不会由此受到限制。它们可仅用于将所述元件与其他元件区分开的目的，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离在此阐述的权利要求的范围的情况下，第一元件可被称作第二元件。类似地，第二元件也可被称作第一元件。在此使用的术语“示例性实施例”不是指同一示例性实施例，并且可被提供以强调与另一示例性实施例的特定特征或特性不同的特定特征或特性。然而，在此提供的示例性实施例被认为能够通过彼此整体组合或者彼此部分组合来实现。例如，除非其中提供相反或对立的描述，否则特定示例性实施例中描述的一个元件即使其未在另一示例性实施例中描述，也可被理解为与另一示例性实施例相关的描述。在此使用的术语仅用于描述示例性实施例，而非限制本公开。在这种情况下，除非上下文另外解释，否则单数形式包括复数形式。电子装置图1是示出电子装置系统的示例的示意性框图。参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到将在下面描述的其他组件。芯片相关组件1020可包括：存储器芯片，诸如，易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如，中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如，模数转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。网络相关组件1030可包括被指定为根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE802.16族等)、IEEE802.20、长期演进(LTE)、演进数据最本文档来自技高网...

【技术保护点】
1.一种半导体封装件，包括：/n中介体，包括芯基板和连接结构，所述芯基板具有至少一个腔并且具有使所述芯基板的上表面和下表面彼此连接的贯通过孔，并且所述连接结构包括设置在所述芯基板的上表面上的绝缘构件和设置在所述绝缘构件上的重新分布层；/n至少一个半导体芯片，设置在所述连接结构的上表面上，并且包括连接到所述重新分布层的连接垫；/n无源组件，容纳在所述至少一个腔中；/n第一绝缘层，设置在所述芯基板与所述连接结构之间，并且将所述无源组件包封在所述至少一个腔中；/n第一布线层，设置在所述第一绝缘层上，并且将所述贯通过孔和所述无源组件连接到所述重新分布层；/n第二绝缘层，设置在所述芯基板的下表面上；以及/n第二布线层，设置在所述第二绝缘层的下表面上，并且连接到所述贯通过孔。/n

【技术特征摘要】
20190304 KR 10-2019-00247331.一种半导体封装件，包括：
中介体，包括芯基板和连接结构，所述芯基板具有至少一个腔并且具有使所述芯基板的上表面和下表面彼此连接的贯通过孔，并且所述连接结构包括设置在所述芯基板的上表面上的绝缘构件和设置在所述绝缘构件上的重新分布层；
至少一个半导体芯片，设置在所述连接结构的上表面上，并且包括连接到所述重新分布层的连接垫；
无源组件，容纳在所述至少一个腔中；
第一绝缘层，设置在所述芯基板与所述连接结构之间，并且将所述无源组件包封在所述至少一个腔中；
第一布线层，设置在所述第一绝缘层上，并且将所述贯通过孔和所述无源组件连接到所述重新分布层；
第二绝缘层，设置在所述芯基板的下表面上；以及
第二布线层，设置在所述第二绝缘层的下表面上，并且连接到所述贯通过孔。


2.根据权利要求1所述的半导体封装件，其中，所述第一布线层包括：第一布线图案，设置在所述第一绝缘层的上表面上，并且连接到所述贯通过孔；以及第一连接过孔，贯穿所述第一绝缘层，并且连接到所述无源组件。


3.根据权利要求1所述的半导体封装件，其中，所述第二布线层包括：第二布线图案，设置在所述第二绝缘层的下表面上，并且连接到所述贯通过孔；以及第二连接过孔，贯穿所述第二绝缘层，并且连接到所述无源组件。


4.根据权利要求1所述的半导体封装件，其中，所述连接结构的所述绝缘构件包括感光电介质。


5.根据权利要求1所述的半导体封装件，其中，所述至少一个腔包括第一腔和第二腔。


6.根据权利要求5所述的半导体封装件，其中，所述无源组件包括分别设置在所述第一腔和所述第二腔中的多个无源组件。


7.根据权利要求5所述的半导体封装件，所述半导体封装件还包括附加半导体芯片，所述附加半导体芯片容纳在所述第二腔中并且连接到所述第一布线层和所述第二布线层中的至少一者，
其中，所述无源组件设置在所述第一腔中。


8.根据权利要求1所述的半导体封装件，其中，所述至少一个半导体芯片的所述连接垫和所述重新分布层通过第一电连接金属件彼此连接。


9.根据权利要求8所述的半导体封装件，所述半导体封装件还包括底部填充树脂，所述底部填充树脂设置在所述至少一个半导体芯片与所述连接结构的上表面之间。


10.根据权利要求1所述的半导体封装件，所述半导体封装件还包括第一钝化层，所述第一钝化层设置在所述连接结构的上表面上并且具有使所述重新分布层的多个区域暴露的多个开口。


11.根据权利要求1所述的半导体封装件，所述半导体封装件还包括第二钝化层，所述第二钝化层设置在所述第二绝缘层的下表面上并且具有使所述第二布线层的多个区域暴露的多个开口。


12.根据权利要求11所述的半导体封装件，所述半导体封装件还包括多个电连接金属件，所述多个电连接金属件设置在所述第二钝化层...

【专利技术属性】
技术研发人员：曺正铉，许荣植，李荣官，金钟录，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR