二极管结构的制造方法技术

一种二极管结构的制造方法，包含形成第一堆叠在基板上的硅层上。形成相对的多个第一侧壁间隔物，沿着且覆盖第一堆叠的两侧壁。选择性蚀刻硅层至第一预定深度，从而形成第二堆叠，剩余的硅层包含硅底板。形成相对的多个第二侧壁间隔物，沿着且覆盖第二堆叠的两侧壁。选择性蚀刻硅底板，从而形成第三堆叠在基板上。以第二侧壁间隔物为罩幕，进行侧向电浆离子植入。所述制造方法可以减少两相邻半导体层之间界面上的缺陷的形成。

【技术实现步骤摘要】
二极管结构的制造方法
本专利技术是有关于一种二极管结构的制造方法，特别有关于一种使用侧向电浆离子植入来制造二极管结构的方法。
技术介绍
二极管为一种熟悉的半导体元件，通常使用于电子应用中，例如电源电路或电压转换器。一般而言，二极管的结构至少包含第一半导体层、第二半导体层以及位于上述二者之间的其他层。第一半导体层及第二半导体层常掺有三价或五价元素掺质以维持电性，例如P型或N型掺质。一般而言，使用沉积法直接形成P型或N型半导体层，然而，在不同沉积层之间会形成界面，例如P-I-N(第一半导体层-本质硅层-第二半导体层)的界面，此种界面容易引起杂质原子(离子)偏聚，再者，界面上原子排列混乱，存在着许多空位、位错和键变形等缺陷。因此，界面上的缺陷将影响二极管的性能。为了解决此问题，此亦将增加二极管的制作过程的复杂性。因此，目前需要一种可以在二极管结构中减少两相邻半导体层之间界面上的缺陷的形成的制造方法。
技术实现思路
根据本专利技术的多个实施例，提供一种二极管结构的制造方法包含：形成第一堆叠在基板上的硅层上，其中第一堆叠自硅层按递升次序包含第一半导体层、上电极层及相变化材料层；形成相对的多个第一侧壁间隔物，沿着且覆盖第一堆叠的两侧壁，其中相变化材料层的顶表面曝露出；以第一侧壁间隔物及相变化材料层做为遮罩，选择性蚀刻硅层至第一预定深度，从而形成第二堆叠，其中剩余的硅层包含硅底板，第二堆叠包含：自硅底板凸起的第一硅部、以及第一堆叠；形成相对的多个第二侧壁间隔物，沿着且覆盖第二堆叠的两侧壁，其中顶表面曝露出；以第二侧壁间隔物及相变化材料层做为遮罩，选择性蚀刻硅底板，从而形成第三堆叠在基板上，其中第三堆叠包含：位于第一硅部下方的第二硅部、以及第二堆叠；以及以第二侧壁间隔物为罩幕，进行侧向电浆离子植入，以在第二硅部中形成掺杂区，其中掺杂区与第一半导体层的电性不同。根据本专利技术的一些实施例，第一硅部的多个侧壁分别与第一侧壁间隔物的多个侧壁在垂直方向上对齐。根据本专利技术的一些实施例，第二硅部的多个侧壁分别与第二侧壁间隔物的多个侧壁在垂直方向上对齐。根据本专利技术的一些实施例，形成第一堆叠在基板上的硅层上包含：形成母硅层在基板上；执行离子植入制程于母硅层的顶面，以在母硅层的顶面至深度之间形成第一半导体层，且余留的母硅层是为硅层；形成上电极层于第一半导体层上；形成相变化材料层于上电极层上；以及图案化第一半导体层、上电极层及相变化材料层为第一堆叠。根据本专利技术的一些实施例，所述的制造方法还包含：在形成该第一堆叠之前，先形成下电极在基板上，以致下电极位于基板与硅层之间。根据本专利技术的一些实施例，所述的制造方法还包含：进行侧向电浆离子植入之后，移除未被第三堆叠覆盖的下电极。根据本专利技术的一些实施例，第一侧壁间隔物的顶表面曝露出。根据本专利技术的一些实施例，相变化材料层可为包含相变化材料层的单层或复层。根据本专利技术的一些实施例，第一半导体层具有剂量介于10E16atom/cm2至10E20atom/cm2之间。根据本专利技术的一些实施例，掺杂区具有剂量介于10E16atom/cm2至10E20atom/cm2之间。根据本专利技术的一些实施例，第一侧壁间隔物及第二侧壁间隔物的厚度各在1nm至5nm的范围内。根据本专利技术的多个实施例，提供一种二极管结构的制造方法包含：形成第一堆叠在基板上的硅层上，其中第一堆叠自硅层按递升次序包含上电极层及相变化材料层；以相变化材料层做为遮罩，选择性蚀刻硅层至第一预定深度，其中剩余的硅层包含第一硅底板、及自第一硅底板凸起的第一硅部；进行离子植入制程，以在第一硅部中形成第一掺杂区；形成相对的多个第一侧壁间隔物，沿着且覆盖第一堆叠的两侧壁、第一硅部的两侧壁；以第一侧壁间隔物及相变化材料层做为遮罩，选择性蚀刻第一硅底板至第二预定深度，从而形成第二堆叠，其中剩余的第一硅底板包含第二硅底板，第二堆叠包含：自第二硅底板凸起的第二硅部、第一硅部以及第一堆叠；形成相对的多个第二侧壁间隔物，沿着且覆盖第二堆叠的两侧壁；以第二侧壁间隔物及相变化材料层做为遮罩，选择性蚀刻第二硅底板，从而形成第三堆叠在基板上，其中第三堆叠包含：位于第二硅部下方的第三硅部、以及第二堆叠；以及以第二侧壁间隔物为罩幕，进行侧向电浆离子植入，以在第三硅部中形成第二掺杂区，其中第一掺杂区与第二掺杂区的电性不同。根据本专利技术的一些实施例，第二硅部的多个侧壁分别与第一侧壁间隔物的多个侧壁在垂直方向上对齐。根据本专利技术的一些实施例，第三硅部的多个侧壁分别与第二侧壁间隔物的多个侧壁在垂直方向上对齐。根据本专利技术的一些实施例，所述的制造方法还包含：在形成第一堆叠在基板上的硅层上之前，形成下电极在基板与硅层之间。根据本专利技术的一些实施例，所述的制造方法还包含：在形成第一堆叠之前，先形成下电极在基板上，以致下电极位于基板与硅层之间。根据本专利技术的一些实施例，第一侧壁间隔物的顶表面曝露出。根据本专利技术的一些实施例，相变化材料层可为包含相变化材料层的单层或复层。根据本专利技术的一些实施例，第一掺杂区具有剂量介于10E16atom/cm2至10E20atom/cm2之间。根据本专利技术的一些实施例，第二掺杂区具有剂量介于10E16atom/cm2至10E20atom/cm2之间。根据本专利技术的一些实施例，第一侧壁间隔物及第二侧壁间隔物的厚度各在1nm至5nm的范围内。附图说明为使本专利技术的上述和其他目的、特征、优点与实施例能更明显易懂，请详阅以下的详细叙述并搭配对应的附图。图1绘示根据本专利技术一些实施例的二极管结构的制造方法流程图；图2-图10绘示根据本专利技术一些实施例的二极管结构的制造方法的各阶段的剖面图；图11绘示根据本专利技术一些实施例的二极管结构的制造方法流程图；图12-图20绘示根据本专利技术一些实施例的二极管结构的制造方法的各阶段的剖面图。【符号说明】100，300:基板110，310:下电极120:母硅层120T，322BT:顶面121:第一半导体层122，322:硅层122B:硅底板122C322A2:第二硅部122AS，122CS，220S320B，322AS，322S2，322S3，340B，900B:侧壁150，350:上电极层160，360:相变化材料层160T，320T:顶表面180:掺杂区210，320:第一侧壁间隔物220，340:第二侧壁间隔物250，450:侧向电浆离子植入321:第一掺杂区322A:第一硅部322B:第一硅底板322B2:第二硅底板322N，322T:顶部380:第二掺杂区500，800:第一堆叠600，900:第二堆叠700，1000:第三堆叠700D，1000D:二极管结构D本文档来自技高网...

【技术保护点】
1.一种二极管结构的制造方法，其特征在于，包含：/n形成一第一堆叠在一基板上的一硅层上，其中该第一堆叠自该硅层按递升次序包含一第一半导体层、一上电极层及一相变化材料层；/n形成相对的多个第一侧壁间隔物，沿着且覆盖该第一堆叠的两侧壁，其中该相变化材料层的一顶表面曝露出；/n以所述多个第一侧壁间隔物及该相变化材料层做为遮罩，选择性蚀刻该硅层至一第一预定深度，从而形成一第二堆叠，其中剩余的该硅层包含一硅底板，该第二堆叠包含：自该硅底板凸起的一第一硅部、以及该第一堆叠；/n形成相对的多个第二侧壁间隔物，沿着且覆盖该第二堆叠的两侧壁，其中该顶表面曝露出；/n以所述多个第二侧壁间隔物及该相变化材料层做为遮罩，选择性蚀刻该硅底板，从而形成一第三堆叠在该基板上，其中该第三堆叠包含：位于该第一硅部下方的一第二硅部、以及该第二堆叠；以及/n以所述多个第二侧壁间隔物为罩幕，进行一侧向电浆离子植入，以在该第二硅部中形成一掺杂区，其中该掺杂区与该第一半导体层的电性不同。/n

【技术特征摘要】
1.一种二极管结构的制造方法，其特征在于，包含：
形成一第一堆叠在一基板上的一硅层上，其中该第一堆叠自该硅层按递升次序包含一第一半导体层、一上电极层及一相变化材料层；
形成相对的多个第一侧壁间隔物，沿着且覆盖该第一堆叠的两侧壁，其中该相变化材料层的一顶表面曝露出；
以所述多个第一侧壁间隔物及该相变化材料层做为遮罩，选择性蚀刻该硅层至一第一预定深度，从而形成一第二堆叠，其中剩余的该硅层包含一硅底板，该第二堆叠包含：自该硅底板凸起的一第一硅部、以及该第一堆叠；
形成相对的多个第二侧壁间隔物，沿着且覆盖该第二堆叠的两侧壁，其中该顶表面曝露出；
以所述多个第二侧壁间隔物及该相变化材料层做为遮罩，选择性蚀刻该硅底板，从而形成一第三堆叠在该基板上，其中该第三堆叠包含：位于该第一硅部下方的一第二硅部、以及该第二堆叠；以及
以所述多个第二侧壁间隔物为罩幕，进行一侧向电浆离子植入，以在该第二硅部中形成一掺杂区，其中该掺杂区与该第一半导体层的电性不同。


2.根据权利要求1所述的制造方法，其特征在于，该第一硅部的多个侧壁分别与所述多个第一侧壁间隔物的多个侧壁在垂直方向上对齐。


3.根据权利要求1所述的制造方法，其特征在于，该第二硅部的多个侧壁分别与所述多个第二侧壁间隔物的多个侧壁在垂直方向上对齐。


4.根据权利要求1所述的制造方法，其特征在于，形成该第一堆叠在该基板上的该硅层上包含：
形成一母硅层在该基板上；
执行一离子植入制程于该母硅层的一顶面，以在该母硅层的该顶面至一深度之间形成该第一半导体层，且余留的该母硅层是为该硅层；
形成该上电极层于该第一半导体层上；
形成该相变化材料层于该上电极层上；以及
图案化该第一半导体层、该上电极层及该相变化材料层为该第一堆叠。


5.根据权利要求4所述的制造方法，其特征在于，还包含：
在形成该第一堆叠之前，先形成一下电极在该基板上，以致该下电极位于该基板与该硅层之间。


6.根据权利要求5所述的制造方法，其特征在于，还包含：
进行该侧向电浆离子植入之后，移除未被该第三堆叠覆盖的该下电极。


7.根据权利要求1所述的制造方法，其特征在于，所述多个第一侧壁间隔物的一顶表面曝露出。


8.根据权利要求1所述的制造方法，其特征在于，该相变化材料层可为包含一相变化材料层的单层或复层。


9.根据权利要求1所述的制造方法，其特征在于，该第一半导体层具有剂量介于10E16atom/cm2至10E20atom/cm2之间。


10.根据权利要求1所述的制造方法，其特征在于，该掺杂区具有剂量介于10E16atom/cm2至10E20atom/cm2之间。


11.根据权利要求1所述的制造方法...

【专利技术属性】
技术研发人员：陈介方，罗国丰，林仲汉，朱煜，
申请(专利权)人：江苏时代全芯存储科技股份有限公司，江苏时代芯存半导体有限公司，
类型：发明
国别省市：江苏;32