校准装置制造方法及图纸

本案揭露一种校准装置，是用以校准记忆体。校准装置包含输入端、第一上拉电路及第一比较器。输入端用以耦接外部电阻。第一上拉电路耦接于输入端，并用以接收电源供应电压。第一上拉电路包含多个第一上拉单元，这些第一上拉单元彼此并联。第一比较器耦接于输入端。第一比较器用以接收相应于电源供应电压的比例电压，并输出第一控制信号至该些第一上拉单元，使得该些第一上拉单元中每一者的电阻值相等于外部电阻的电阻值。本案实施例提供一种校准装置，通过校准装置对记忆体进行校准，以使记忆体与外部装置阻抗匹配，借以改善记忆体输出的高频信号产生反射的状况。出的高频信号产生反射的状况。出的高频信号产生反射的状况。

【技术实现步骤摘要】
校准装置


[0001]本案是有关于一种校准装置，且特别是有关于一种用以校准记忆体的校准装置。

技术介绍

[0002]随着科技的进展，双倍数据率同步动态随机存取记忆体(Double Data Rate Synchronous Dynamic Random Access Memory,DDR SDRAM)被广泛地应用于电子产品中。由于DDR是采用高频信号，倘若未对DDR进行校准，使DDR与外部装置阻抗匹配，则可能导致DDR输出的高频信号产生反射的状况。

技术实现思路

[0003]本案内容的一技术态样是关于一种校准装置，是用以校准记忆体。校准装置包含输入端、第一上拉电路及第一比较器。输入端用以耦接外部电阻。第一上拉电路耦接于输入端，并用以接收电源供应电压。第一上拉电路包含多个第一上拉单元，这些第一上拉单元彼此并联。第一比较器耦接于输入端。第一比较器用以接收相应于电源供应电压的比例电压，并输出第一控制信号至该些第一上拉单元，使得该些第一上拉单元中每一者的电阻值相等于外部电阻的电阻值。
[0004]在一实施例中，第一比较器将比例电压负本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种校准装置，用以校准一记忆体，其特征在于，包含：一输入端，用以耦接一外部电阻；一第一上拉电路，耦接于该输入端，并用以接收一电源供应电压，包含：多个第一上拉单元，该些第一上拉单元彼此并联；一第一比较器，耦接于该输入端，其中该第一比较器用以接收相应于该电源供应电压的一比例电压，并输出一第一控制信号至该些第一上拉单元，使得该些第一上拉单元中每一者的电阻值相等于该外部电阻的电阻值。2.如权利要求1所述的校准装置，其特征在于，该第一比较器将该比例电压负回授至该输入端，该第一上拉电路根据该比例电压及该第一控制信号进行调整，使得该些第一上拉单元中每一者的电阻值相等于该外部电阻的电阻值。3.如权利要求1所述的校准装置，其特征在于，还包含：一第二上拉电路，用以接收该第一控制信号及该电源供应电压，包含：多个第二上拉单元，该些第二上拉单元彼此并联；一第一下拉电路，与该第二上拉电路耦接于一第一节点，包含：至少一第一下拉单元；一第二比较器，用以接收相应于该电源供应电压的该比例电压，并提供该比例电压至该第一节点，且输出一第二控制信号至该至少一第一下拉单元，使得该些第二上拉单元中每一者的电阻值相等于该外部电阻的电阻值，且使该第一下拉电路电阻值相等于该外部电阻的电阻值。4.如权利要求3所述的校准装置，其特征在于，该第二比较器将该比例电压负回授至该第一节点，该第二上拉电路根据该比例电压及该第一控制信号进行调整，使得该些第二上拉单元中每一者的电...

【专利技术属性】
技术研发人员：吴瑞仁，砂永登志男，陈卓凡，
申请(专利权)人：江苏时代全芯存储科技股份有限公司，
类型：新型
国别省市：