用于在N掺杂的SIC层中制造P掺杂栅格的方法技术

一种通过结合离子注入和外延生长而制造的栅格。采用以下步骤，栅格结构由SiC半导体材料制成：a)提供包括掺杂半导体SiC材料的衬底，所述衬底包括第一层(n1)，b)通过外延生长在第一层(n1)上形成分离的第二区域(p2)，所述外延生长添加至少一种掺杂半导体SiC材料，必要时，借助于去除部分添加的半导体材料，在第一层(n1)上形成分离的第二区域(p2)，和c)在由紧接着步骤a)之后和紧接着步骤b)之后构成的组中选择的阶段中，进行离子注入至少一次；在第一层(n1)中注入离子，以形成第一区域(p1)。可以制造具有圆角化转角以及具有高掺杂程度的上部的栅格。可以制造具有有效的电压阻断、高电流传导、低总电阻、高浪涌电流能力和快速开关的部件。

A method for manufacturing p-doped grid in n-doped SiC layer

【技术实现步骤摘要】
【国外来华专利技术】用于在N掺杂的SIC层中制造P掺杂栅格的方法
本专利技术涉及一种通过结合离子注入和外延生长来制造改进型栅格结构的经济有效的方法。栅格可以是掩埋栅格或表面栅格。
技术介绍
可以使用嵌入式掺杂结构或掩埋栅格(BG)来限制功率半导体表面的电场，从而使电场敏感区域(例如肖特基接触或MOS结构)免受漂移层中的高电场的影响。这对于基于宽带隙半导体(例如SiC)的器件尤为重要，其中，器件漂移层中的电场可能比硅中的电场高10倍。因此，限制半导体表面处或与像栅极氧化物(SiO2)一样的其他材料的界面处的电场很重要，该材料能够承受比半导体低得多的临界电场。根据当前的技术水平，可以通过离子注入或外延生长来产生SiC中的嵌入式掺杂结构。对于外延生长，刻蚀栅格或沟槽填充栅格是已知的。离子注入的BG。优点在于可以通过掩模、氧化物或光致抗蚀剂掩模来产生选择性掺杂的区域。在晶片上的掺杂是可控且均匀的。这是一种众所周知的掺杂技术。缺点是由于注入损伤随着注入剂量的增大而增加，因此掺杂程度受到限制。除了像硼一样的小原子之外，SiC中没有掺杂扩散，这表明注入的pn结位于注入剖面结束处和注入损伤较高处。由于注入能量的限制，厚度存在限制，根据注入的离子，1μm的厚度需要400-1000keV的注入能量。高能量注入是高成本的工艺。由于来自于注入损伤的缺陷中心处的再结合，注入的p栅格具有低的发射极效率，这导致器件的浪涌电流能力有限，这取决于栅格pn二极管保护该器件免受如此高电流水平的影响。外延BG——刻蚀栅格。生长掺杂的外延层，通过沟道/漂移层的刻蚀和重新生长来限定栅格。优点是深掺杂结构是可能的，栅格厚度不是问题。即使对于高浓度掺杂剂，掺杂也无损伤。高掺杂浓度是可能的，接近于半导体-半金属过渡。缺点是掺杂栅格区域的尖角会导致电场聚集，从而限制器件的电压阻断能力(voltageblockingcapability)。外延BG——沟槽填充栅格。用圆角化转角进行沟槽刻蚀，然后用外延生长进行沟槽填充以及随后的平坦化，然后用外延生长来再生长。优点包括深掺杂结构是可能的。栅格厚度没有问题。即使对于高浓度，无损伤掺杂也是可能的。高掺杂浓度是可能的，接近于半导体-半金属过渡。缺点包括：这是复杂的工艺，其涉及沟槽刻蚀、两次外延再生长以及具有亚微米精度和均匀性的平坦化，这是非常昂贵的工艺。沟槽的再生长需要低的生长速率，因此该工艺耗费很长的时间，这也是个昂贵的工艺。US5,705,406公开了一种通过使用离子注入技术来制造具有SiC的半导体层的半导体器件的方法。它教导通过在高温下进行离子注入来减少注入损伤和增加离子注入的剂量。还公开了如何通过离子注入获得更厚的BG。公开了薄层外延生长和离子注入的重复工艺周期。US6,897,133公开了一种在碳化硅中生产肖特基二极管的方法。为了避免刻蚀的外延BG的尖角，外延发射极在沟槽刻蚀结构中生长，该结构具有如上所述的外延BG-沟槽填充栅格那样的圆形。这是困难的工艺，其需要先进的刻蚀和平坦化，以去除沟槽外部的掺杂。US8,633,560公开了一种半导体器件。通过结合沟槽刻蚀和离子注入来制造沟槽栅格也具有尖角的问题，其中，必须刻蚀圆角化转角。
技术实现思路
本专利技术的一个目的是消除现有技术中的至少一些缺点，并且提供一种改进型栅格及其制造方法。经过广泛研究，已经发现结合碳化硅中的外延生长和离子注入技术可以具有优点。在第一方面中，提供了一种在SiC半导体材料中制造栅格结构的方法，所述方法包括以下步骤：a)提供包括掺杂半导体SiC材料的衬底，所述衬底包括第一层n1，b)通过外延生长在第一层n1上形成分离的第二区域p2，所述外延生长添加至少一种掺杂半导体SiC材料，必要时，借助于去除部分添加的半导体材料，在第一层n1上形成分离的第二区域p2，c)在由紧接着步骤a)之后和紧接着步骤b)之后构成的组中选择的阶段中，进行离子注入至少一次；在第一层n1中注入离子，以形成第一区域p1，其中，整个第二区域p2与第一区域p1接触。在第二方面中，提供了一种通过如上所述的方法制造的半导体材料中的栅格结构。在第三方面中，提供了一种使用如上所述的方法制造的器件。然后将栅格集成在该器件中。随附权利要求限定了其他方面和实施例，其通过引用特别地结合在本文中。可以制造具有圆角化转角以及具有高掺杂程度的上部的掩埋栅格。离子注入的第一区域p1周围的转角变圆，这避免了电场聚集，并且具有许多优点。此外，器件的离子注入部件是低掺杂的，这产生了低损伤。然而，通过外延生长来制造高掺杂部分，允许达到很高的掺杂程度。具有高掺杂的第二区域p2允许有效的、低电阻的欧姆接触。一个优点是由于掺杂栅格中的较低电阻，可以制造具有更快的开关能力的部件。一个优点是通过避免栅格转角处的电场聚集以及由此有效地使半导体表面屏蔽于高电场，获得非常有效的阻断。这可以用于降低电阻或提高工作温度。另一个优点是在传导期间获得了载流子从掺杂栅格进入第一层n1的非常有效的发射，这提供了处理非常高的电流水平的能力，并且因此提供了改进和稳定的浪涌电流能力。又一个优点是与现有技术相比简化了制造，这避免了昂贵的工艺，例如高能量注入、单独的高温退火和亚微米精度的平坦化。此外，对于整个器件工艺而言，边缘端接(edgetermination)可以与注入的p1栅格同时形成，这避免了附加昂贵的制造步骤。附图说明参考以下附图描述本专利技术，图中：图1示出采用根据本专利技术的方法制造的栅格结构的示意性剖视图。图2示出采用根据本专利技术的方法制造的掩埋栅格结构的另一示意性剖视图。具体实施方式在公开和详细描述本专利技术之前，应当理解，本专利技术不限于本文公开的特定化合物、配置、方法步骤、衬底和材料，因为这些化合物、配置、方法步骤、衬底和材料可能有所不同。还应当理解，本文所使用的术语仅用于描述特定实施例的目的，而无意于是限制性的，因为本专利技术的范围仅由随附权利要求及其等同方案来限制。必须注意，正如在本说明书和随附权利要求书中使用的，单数形式“一”、“一个”和“所述”包括复数对象，除非上下文另外明确指出。如果没有其他限定，本文使用的任何术语和科学术语旨在具有本专利技术所属领域的技术人员通常理解的含义。在整个说明书和权利要求书中使用的“掩埋栅格”表示栅格结构，其中，具有一种导电类型的材料在具有相反导电类型的材料中。在整个说明书和权利要求书中使用的“导电类型”表示在半导体材料中的传导类型。N型表示电子传导，意味着过剩电子在半导体中移动以产生电流，而p型表示空穴传导，意味着过剩空穴在半导体中移动以产生电流。通过施主掺杂获得n型半导体材料，而通过受主掺杂剂获得p型半导体。在SiC中，氮通常用作施主掺杂剂，而铝用作受主掺杂剂。如果材料是诸如SiC的掺杂半导体，则该材料具有导电类型p或导电类型n。技术人员认识到，对于大多数包括n型和p型掺杂材料的半导体本文档来自技高网...

【技术保护点】
1.一种用于在SiC半导体材料中制造栅格结构的方法，所述方法包括以下步骤：/na)提供包括掺杂半导体SiC材料的衬底，所述衬底包括第一层(n1)，/nb)通过外延生长在所述第一层(n1)上形成分离的第二区域(p2)，所述外延生长添加至少一种掺杂半导体SiC材料，必要时，借助于去除一部分添加的半导体材料，在所述第一层(n1)上形成分离的第二区域(p2)，/nc)在由紧接着步骤a)之后和紧接着步骤b)之后构成的组中选择的阶段中，进行离子注入至少一次；在所述第一层(n1)中注入离子，以形成第一区域(p1)，其中，整个所述第二区域(p2)与第一区域(p1)接触。/n

【技术特征摘要】
【国外来华专利技术】20170915 SE 1751138-71.一种用于在SiC半导体材料中制造栅格结构的方法，所述方法包括以下步骤：
a)提供包括掺杂半导体SiC材料的衬底，所述衬底包括第一层(n1)，
b)通过外延生长在所述第一层(n1)上形成分离的第二区域(p2)，所述外延生长添加至少一种掺杂半导体SiC材料，必要时，借助于去除一部分添加的半导体材料，在所述第一层(n1)上形成分离的第二区域(p2)，
c)在由紧接着步骤a)之后和紧接着步骤b)之后构成的组中选择的阶段中，进行离子注入至少一次；在所述第一层(n1)中注入离子，以形成第一区域(p1)，其中，整个所述第二区域(p2)与第一区域(p1)接触。


2.根据权利要求1所述的方法，其中，所述方法还包括在步骤c)之后的一个步骤，所述步骤包括在所述第二区域(p2)和所述第一层(n1)上生长第二层(n2)的外延生长。


3.根据权利要求1所述的方法，其中，所述方法还包括紧接着步骤a)之后的一个步骤，所述步骤包括在所述第一层(n1)上生长第二层(n2)的外延生长，随后在某些区域上刻蚀穿透整个第二层(n2)，并且其中，随后的步骤b)在刻蚀的区域的底部上形成所述分离的第二区域(p2)。


4.根据权利要求1-3中任一项所述的方法，其中，一部分所述第一区域(p1)具有在顶部的第二区域(p2)。


5.根据权利要求1-3中任一项所述的方法，其中，整个第一区域(p1)具有在顶部的第二区域(p2)。


6.根据权利要求1-5中任一项所述的方法，其中，所述第二区域(p2)的与所述第一区域(p1)接触的下表面比所述第一区域(p1)的上表面小。


7.根据权利要求1-6中任一项所述的方法，其中，步骤b)中的所述外延生长添加了厚度在0.1-3.0μm之间的层。


8.根据权利要求1-7中任一项所述的方法，其中，步骤b)中的所述外延生长使用Al作为掺杂剂。


9.根据权利要求1-8中任一项所述的方法，其中，步骤b)中的所述外延生长添加了掺杂浓度在5e19-3e20cm-3之间的至少一个层。


10.根据权利要求1-9中任一项所述的方法，其中，在步骤b)中添加的至少一个层具有一个掺杂梯度，所述掺杂梯度在距所述第一区域(p1)最远处的掺杂浓度较高。


11.根据权利要求1-10中任一项所述的方法，其中，通过干法刻蚀执行步骤b)中的所述去除(如果有的话)。


12.根据权利要求1-11中任一项所...

【专利技术属性】
技术研发人员：阿道夫·舍纳，谢尔盖·雷沙诺夫，尼古拉斯蒂埃里·杰巴里，侯赛因·伊莱希帕纳，
申请(专利权)人：阿斯卡顿公司，
类型：发明
国别省市：瑞典;SE