双势垒沟槽外延高压PIN芯片及其制造方法技术

本发明专利技术供一种双势垒沟槽外延高压PIN芯片及其制造方法，包括以下步骤：对N型衬底的N型外延层进行刻蚀处理，使N型外延层表面形成若干第一沟槽；对第一沟槽进行P型离子注入，形成P型注入区；对N型外延层进行刻蚀处理，使N型外延层表面形成若干第二沟槽；进行P型外延的在第一、第二沟槽上进行P型外延沉积；去除第一、二沟槽外部的P型外延；对第一沟槽内的P型外延进行P型离子注入，形成P型离子注入区；在第一、二沟槽的间隙表面沉积介质层；在第一、二沟槽表面沉积一层过渡层，并在过渡层表面沉积金属层，经退火处理；沉积正面、背面金属层。由此制造方法获得的PIN芯片导通压降为0.6V左右，反向击穿电压达到1200V及以上。

Double barrier trench epitaxial high voltage pin chip and its manufacturing method

【技术实现步骤摘要】
双势垒沟槽外延高压PIN芯片及其制造方法
本专利技术属于PIN二极管
，尤其涉及一种双势垒沟槽外延高压PIN芯片及其制造方法。
技术介绍
功率二极管是电路系统的关键部件，在高频逆变器、数码产品、发电机、电视机等民用产品和卫星接收装置、导弹及飞机等各种先进武器控制系统和仪器仪表设备的军用场合具有广泛应用。功率二极管正向着两个重要方向拓展：(1)向几千万乃至上万安培发展，可应用于高温电弧风洞、电阻焊机等场合；(2)反向恢复时间越来越短，呈现向超快、超软、超耐用方向发展，使自身不仅用于整流场合，在各种开关电路中有着不同作用。为了满足低功耗、高频、高温、小型化等应用要求对其的耐压、导通电阻、开启压降、反向恢复特性、高温特性等越来越高。通常应用的有普通整流二极管、肖特基二极管、PIN二极管。它们相互比较各有特点：肖特基整流管具有较低的通态压降，较大的漏电流，反向恢复时间几乎为零。常规PIN二极管的制造方法如下：使用N型衬底/N型外延，在硅片表面使用外延或离子注入的方法形成P型外延或注入层，具体如图1所示；随后在硅片表面和背面制备金属层，形成电极，具体如图2所示。但是目前这种方法获得的PIN二极管的压降在1.2V左右，击穿电压在900V～1000V，远不能满足器件小型化对耐压、导通电阻、开启压降、反向恢复特性等的要求。
技术实现思路
本专利技术的目的在于提供一种双势垒沟槽外延高压PIN芯片的制造方法，旨在解决现有PIN二极管压降过高、击穿电压过低，不能满足器件小型化对具有更加优异的压降、击穿电压需求等的问题。进一步地，本专利技术还提供一种由上述方法获得的双势垒沟槽外延高压PIN芯片。本专利技术是这样实现的：一种双势垒沟槽外延高压PIN芯片的制造方法，包括以下步骤：步骤S01.提供包括N型外延层的N型衬底；步骤S02.对N型外延层表面进行刻蚀处理，使得N型外延层表面形成若干具有间距的第一沟槽；步骤S03.对所述第一沟槽底部进行P型离子注入，使得所述第一沟槽底部形成P型注入区；步骤S04.对N型外延层表面进行刻蚀处理，使得N型外延层表面形成若干具有间距的第二沟槽；步骤S05.对步骤S04得到的半成品进行P型外延的沉积处理，使得P型外延沉积填充于第一沟槽、第二沟槽中；步骤S06.干法刻蚀去除第一沟槽、第二沟槽外部的P型外延，保留第一沟槽、第二沟槽内的P型外延；步骤S07.对第一沟槽内的P型外延进行P型离子注入，使得第一沟槽中的P型外延上形成P型离子注入区；步骤S08.在第一沟槽和第二沟槽的间隙表面沉积形成介质层；步骤S09.在第一沟槽和第二沟槽表面沉积填充一层过渡层，并在过渡层表面沉积一层金属层，使得金属层填满第一沟槽和第二沟槽，经退火处理；步骤S10.沉积形成正面金属层和背面金属层。以及，一种双势垒沟槽外延高压PIN芯片，该双势垒沟槽外延高压PIN芯片由如上的制造方法获得。本专利技术的有益效果如下：相对于现有技术，本专利技术提供的双势垒沟槽外延高压PIN芯片的制造方法，具有工艺简单、加工精度高等特点，获得的双势垒沟槽外延高压PIN芯片导通压降为0.6V左右，反向击穿电压达到1200V及以上。本专利技术提供的双势垒沟槽外延高压PIN芯片，由于是采用上述的制造方法制造得到，其导通压降达到0.6V左右，并且反向击穿电压达到1200V以上，使得双势垒沟槽外延高压PIN芯片具有更长的使用寿命。附图说明为了更清楚地说明本专利技术施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是常规PIN二极管的制造方法形成P型外延或注入层的示意图；图2是常规PIN二极管的制造方法形成正面金属层和背面金属层的示意图；图3是本专利技术提供的双势垒沟槽外延高压PIN芯片的制造方法步骤S02形成第一沟槽的示意图；图4是本专利技术提供的双势垒沟槽外延高压PIN芯片的制造方法步骤S03在第一沟槽底部进行P型离子注入形成P型注入区的示意图；图5是本专利技术提供的双势垒沟槽外延高压PIN芯片的制造方法步骤S04形成第二沟槽的示意图；图6是本专利技术提供的双势垒沟槽外延高压PIN芯片的制造方法步骤S05在第一沟槽、第二沟槽上形成P型外延的示意图；图7是本专利技术提供的双势垒沟槽外延高压PIN芯片的制造方法步骤S06采用干法刻蚀去除P型外延的示意图；图8是本专利技术提供的双势垒沟槽外延高压PIN芯片的制造方法步骤S07在第一沟槽的P型外延进行P型离子注入形成P型离子注入区的示意图；图9是本专利技术提供的双势垒沟槽外延高压PIN芯片的制造方法步骤S08制备介质层的示意图；图10是本专利技术提供的双势垒沟槽外延高压PIN芯片的制造方法步骤S09在第一沟槽、第二沟槽上沉积形成过渡层、金属层的示意图；图11是本专利技术提供的双势垒沟槽外延高压PIN芯片的制造方法步骤S10形成正面金属层、背面金属层的示意图；其中，1-N型衬底；2-N型外延层，21-第一沟槽，22-第二沟槽；3-P型注入区；4-P型外延；5-P型离子注入区；6-介质层；7-过渡层；8-金属层；9-正面金属层；10-背面金属层。具体实施方式为了使本专利技术要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。本专利技术一方面提供一种双势垒沟槽外延高压PIN芯片的制造方法。请参阅图3～11，该双势垒沟槽外延高压PIN芯片的制造方法包括以下步骤：步骤S01.提供包括N型外延层2的N型衬底1，图略；步骤S02.对N型外延层2表面进行刻蚀处理，使得N型外延层2表面形成若干具有间距的第一沟槽21，具体详见图3；步骤S03.对所述第一沟槽21底部进行P型离子注入，使得第一沟槽21底部形成P型注入区3，具体详见图4；步骤S04.对N型外延层2表面进行刻蚀处理，使得N型外延层2表面形成若干具有间距的第二沟槽22，具体详见图5；步骤S05.对步骤S04得到的半成品进行P型外延的沉积处理，使得P型外延4沉积填充于第一沟槽21、第二沟槽22中，具体详见图6；步骤S06.干法刻蚀去除第一沟槽21、第二沟槽22外部的P型外延4，保留第一沟槽21、第二沟槽22内的P型外延4，具体详见图7；步骤S07.对第一沟槽21内的P型外延4进行P型离子注入，使得第一沟槽21中的P型外延4上形成P型离子注入区5，具体详见图8；步骤S08.在第一沟槽21和第二沟槽22的间隙表面沉积形成介质层6，具体详见图9；步骤S09.在第一沟槽21和第二沟槽22表面沉积填充一层过渡层本文档来自技高网...

【技术保护点】
1.一种双势垒沟槽外延高压PIN芯片的制造方法，其特征在于，包括以下步骤：/n步骤S01.提供包括N型外延层的N型衬底；/n步骤S02.对N型外延层表面进行刻蚀处理，使得N型外延层表面形成若干具有间距的第一沟槽；/n步骤S03.对所述第一沟槽底部进行P型离子注入，使得所述第一沟槽底部形成P型注入区；/n步骤S04.对N型外延层表面进行刻蚀处理，使得N型外延层表面形成若干具有间距的第二沟槽；/n步骤S05.对步骤S04得到的半成品进行P型外延的沉积处理，使得P型外延沉积填充于第一沟槽、第二沟槽中；/n步骤S06.干法刻蚀去除第一沟槽、第二沟槽外部的P型外延，保留第一沟槽、第二沟槽内的P型外延；/n步骤S07.对第一沟槽内的P型外延进行P型离子注入，使得第一沟槽中的P型外延上形成P型离子注入区；/n步骤S08.在第一沟槽和第二沟槽的间隙表面沉积形成介质层；/n步骤S09.在第一沟槽和第二沟槽表面沉积填充一层过渡层，并在过渡层表面沉积一层金属层，使得金属层填满第一沟槽和第二沟槽，经退火处理；/n步骤S10.沉积形成正面金属层和背面金属层。/n

【技术特征摘要】
1.一种双势垒沟槽外延高压PIN芯片的制造方法，其特征在于，包括以下步骤：
步骤S01.提供包括N型外延层的N型衬底；
步骤S02.对N型外延层表面进行刻蚀处理，使得N型外延层表面形成若干具有间距的第一沟槽；
步骤S03.对所述第一沟槽底部进行P型离子注入，使得所述第一沟槽底部形成P型注入区；
步骤S04.对N型外延层表面进行刻蚀处理，使得N型外延层表面形成若干具有间距的第二沟槽；
步骤S05.对步骤S04得到的半成品进行P型外延的沉积处理，使得P型外延沉积填充于第一沟槽、第二沟槽中；
步骤S06.干法刻蚀去除第一沟槽、第二沟槽外部的P型外延，保留第一沟槽、第二沟槽内的P型外延；
步骤S07.对第一沟槽内的P型外延进行P型离子注入，使得第一沟槽中的P型外延上形成P型离子注入区；
步骤S08.在第一沟槽和第二沟槽的间隙表面沉积形成介质层；
步骤S09.在第一沟槽和第二沟槽表面沉积填充一层过渡层，并在过渡层表面沉积一层金属层，使得金属层填满第一沟槽和第二沟槽，经退火处理；
步骤S10.沉积形成正面金属层和背面金属层。


2.如权利要求1所述的双势垒沟槽外延高压PIN芯片的制造方法，其特征在于，所述第一沟...

【专利技术属性】
技术研发人员：刘国梁，李明，李理，
申请(专利权)人：深圳方正微电子有限公司，
类型：发明
国别省市：广东;44