用于在N掺杂的SIC层中制造P掺杂栅格的方法技术

提供了一种用于在SiC半导体材料中制造栅格结构的方法，包括以下步骤：提供包括掺杂半导体SiC材料的衬底，所述衬底包括第一导电类型的第一层(n1)，通过在所述第一层(n1)上外延生长至少一种掺杂半导体SiC材料，来形成与第一导电类型相反的第二导电类型的分离的第二区域(p2)，以及在所述第一层(n1)中注入离子，以形成与第一导电类型相反的第二导电类型的第一区域(p1)，其中，每个所述分离的第二区域(p2)与所述第一区域(p1)中的一个接触。还提供了根据该方法制造的半导体材料中的栅格结构和器件。由此，可以制造具有有效的电压阻断、高电流传导、低总电阻、高浪涌电流能力和快速开关的部件。

【技术实现步骤摘要】

本专利技术涉及一种通过结合离子注入和外延生长来制造改进型栅格结构的经济有效的方法。栅格可以是掩埋栅格或表面栅格。

技术介绍

1、可以使用嵌入式掺杂结构或掩埋栅格(bg)来限制功率半导体表面的电场，从而使电场敏感区域(例如肖特基接触或mos结构)免受漂移层中的高电场的影响。这对于基于宽带隙半导体(例如sic)的器件尤为重要，其中，器件漂移层中的电场可能比硅中的电场高10倍。因此，限制半导体表面处或与像栅极氧化物(sio2)一样的其他材料的界面处的电场很重要，该材料能够承受比半导体低得多的临界电场。

2、根据当前的技术水平，可以通过离子注入或外延生长来产生sic中的嵌入式掺杂结构。对于外延生长，刻蚀栅格或沟槽填充栅格是已知的。

3、离子注入的bg。优点在于可以通过掩模、氧化物或光致抗蚀剂掩模来产生选择性掺杂的区域。在晶片上的掺杂是可控且均匀的。这是一种众所周知的掺杂技术。缺点是由于注入损伤随着注入剂量的增大而增加，因此掺杂程度受到限制。除了像硼一样的小原子之外，sic中没有掺杂扩散，这表明注入的pn结位于注入剖面结束处和注入损伤较高处。本文档来自技高网...

【技术保护点】

1.一种用于在SiC半导体材料中制造栅格结构的方法，所述方法包括以下步骤：

2.根据权利要求1所述的方法，其中，注入离子的步骤在形成所述分离的第二区域(p2)之前执行。

3.根据权利要求1所述的方法，其中，通过经由所述分离的第二区域(p2)将离子注入所述第一层(n1)中，注入离子的步骤在形成所述分离的第二区域(p2)之后执行。

4.一种半导体材料中的栅格结构，其通过根据权利要求1所述的方法制造。

5.一种使用根据权利要求1所述的方法制造的器件。

6.一种用于在SiC半导体材料中制造栅格结构的方法，所述方法包括以下步骤：

<...

【技术特征摘要】

1.一种用于在sic半导体材料中制造栅格结构的方法，所述方法包括以下步骤：

2.根据权利要求1所述的方法，其中，注入离子的步骤在形成所述分离的第二区域(p2)之前执行。

3.根据权利要求1所述的方法，其中，通过经由所述分离的第二区域(p2)将离子注入所述第一层(n1)中，注入离子的步骤在形成所述分离的第二区域(p2)之后执行。

4.一种半导体材料中的栅格结构，其通过根据权利要求1所述的方法制造。

5.一种使用根据权利要求1所述的方法制造的器件。

6.一种用于在sic半导体材料中制造栅格结构的方法，所述方法包括以下步骤：

7.根据权利要求6所述的方法，其中，所述第二层(n2)的厚度在0.5μm-3.0μm之间。

8.根据权利要求6所述的方法，进一步包括：

9.根据权利要求6所述的方法，进一步包括：

10.根据权利要求6所述的方法，其中在形成所述分离的第二区域(p2)之前执行离子注入。

11.根据权利要求1所述的方法，其中在形成所述分离的第二区域(p2)之后执行离子注入，并且离子注入包括：经由所述分离的第二区域(p2)将离子注入所述第一层(n1)中。

12.一种半导体材料中的栅格结构，其通过根据权利要求6所述的方法制造。

1...

【专利技术属性】
技术研发人员：阿道夫·舍纳，谢尔盖·雷沙诺夫，尼古拉斯蒂埃里·杰巴里，侯赛因·伊莱希帕纳，
申请(专利权)人：阿斯卡顿公司，
类型：发明
国别省市：