三维存储设备及其形成方法技术

公开了3D存储设备及其形成方法的实施例。在一个示例中，一种3D存储设备包括：衬底；存储叠层，包括在衬底上方的交错的导电层和电介质层；以及沟道结构，垂直穿过存储叠层延伸。沟道结构包括：高介电常数(高k)电介质层，沿着沟道结构的侧壁连续设置；存储膜，沿着沟道结构的侧壁在高k电介质层上方；以及半导体沟道，沿着沟道结构的侧壁在存储膜上方。

【技术实现步骤摘要】
【国外来华专利技术】三维存储设备及其形成方法
本公开内容的实施例涉及三维(3D)存储设备及其制造方法。
技术介绍
通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，平面存储单元的存储密度接近上限。3D存储器架构可以解决平面存储单元中的密度限制。3D存储器架构包括存储器阵列和用于控制进出存储器阵列的信号的外围器件。
技术实现思路
本文公开了3D存储设备及其形成方法的实施例。在一个示例中，一种3D存储设备包括：衬底；存储叠层，包括在衬底上方的交错的导电层和电介质层；以及沟道结构，垂直穿过存储叠层延伸。沟道结构包括：高介电常数(高k)电介质层，沿着沟道结构的侧壁连续设置；存储膜，沿着沟道结构的侧壁在高k电介质层上方；以及半导体沟道，沿着沟道结构的侧壁在存储膜上方。在另一示例中，公开了一种用于形成3D存储设备的方法。形成垂直穿过第一电介质平台延伸的第一开口，该第一电介质平台包括在衬底上方的第一多个交错的牺牲层和电介本文档来自技高网...

【技术保护点】
1.一种三维(3D)存储设备，包括：/n衬底；/n存储叠层，其包括在所述衬底上方的交错的导电层和电介质层；以及/n沟道结构，其垂直穿过所述存储叠层延伸，并且所述沟道结构包括：/n沿着所述沟道结构的侧壁连续设置的高介电常数(高k)电介质层；/n沿着所述沟道结构的所述侧壁在所述高k电介质层上方的存储膜；以及/n沿着所述沟道结构的所述侧壁在所述存储膜上方的半导体沟道。/n

【技术特征摘要】
【国外来华专利技术】1.一种三维(3D)存储设备，包括：
衬底；
存储叠层，其包括在所述衬底上方的交错的导电层和电介质层；以及
沟道结构，其垂直穿过所述存储叠层延伸，并且所述沟道结构包括：
沿着所述沟道结构的侧壁连续设置的高介电常数(高k)电介质层；
沿着所述沟道结构的所述侧壁在所述高k电介质层上方的存储膜；以及
沿着所述沟道结构的所述侧壁在所述存储膜上方的半导体沟道。


2.根据权利要求1所述的3D存储设备，其中，每个所述导电层包括栅电极和垂直位于所述栅电极和至少一个所述电介质层之间的粘合层。


3.根据权利要求2所述的3D存储设备，其中，所述高k电介质层不在所述栅电极和至少一个所述电介质层之间延伸。


4.根据权利要求2或3所述的3D存储设备，其中，所述粘合层与所述至少一个电介质层接触。


5.根据权利要求1-4中任一项所述的3D存储设备，其中，所述高k电介质层包括氧化铝。


6.根据权利要求1-5中任一项所述的3D存储设备，其中，所述存储膜包括阻挡层、存储层和隧道层。


7.根据权利要求1-6中任一项所述的3D存储设备，其中，
所述存储叠层包括下存储平台和上存储平台；以及
所述沟道结构包括垂直穿过所述下存储平台延伸的下沟道结构和垂直穿过所述上存储平台延伸的上沟道结构。


8.一种用于形成三维(3D)存储设备的方法，包括：
形成垂直穿过第一电介质平台延伸的第一开口，所述第一电介质平台包括在衬底上方的第一多个交错的牺牲层和电介质层；
随后沿着所述第一开口的侧壁形成高介电常数(高k)电介质层和不含多晶硅的沟道牺牲层；
形成垂直穿过第二电介质平台延伸的第二开口，以暴露所述第一开口中的所述沟道牺牲层，所述第二电介质平台包括在所述第一电介质平台上的第二多个交错的牺牲层和电介质层；
去除所述第一开口中的所述沟道牺牲层；以及
随后沿着所述第一开口和第二开口的侧壁在所述高k电介质层上方形成存储膜和半导体沟道。


9.根据权利要求8所述的方法，其中，所述高k电介质层包括氧化铝，并且所述沟道牺牲层包括氧化硅。


10.根据权利要求8或9所述的方法，还包括在随后形成所述高k电介质层和所述沟道牺牲层之前，在所述第一开口的底部形成半导体插塞。


11.根据权利要求8-10中任一项所述的方法，还包括在随后形成所述存储膜和所述半导体沟道之后，用多个导电层替换所述第一和第二电介质平台中的所述牺牲层。


12.根据权利要求11所述的方法，其中，替换包括：
去除所述牺牲层以在所述第一...

【专利技术属性】
技术研发人员：彭爽爽，耿静静，吴佳佳，李拓，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42