半导体存储装置制造方法及图纸

实施方式的半导体存储装置包含积层部、柱、以及第1及第2接点。积层部设置在第1区域与第2区域，且包含多个第1导电体层、多个第2导电体层、及第1绝缘体层。第1绝缘体层设置在最上层的第1导电体层与最下层的第2导电体层之间。柱在第1区域内贯通多个第1导电体层、多个第2导电体层及第1绝缘体层。第1接点在第2区域内连接于第1导电体层。第2接点在第2区域内连接于第2导电体层。所述第1绝缘体层的所述第1方向上的厚度在所述第1区域内比在所述第2区域内厚。

【技术实现步骤摘要】
半导体存储装置[相关申请案]本申请案享有以日本专利申请案2019-19065号(申请日：2019年2月5日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。
本专利技术的实施方式涉及一种半导体存储装置。
技术介绍
作为非易失地存储数据的半导体存储装置，已知有NAND型闪速存储器。
技术实现思路
实施方式提供一种能够提高良率的半导体存储装置。实施方式的半导体存储装置包含积层部、柱、以及第1及第2接点。积层部设置在第1区域与第2区域，且包含多个第1导电体层、多个第2导电体层、及第1绝缘体层。第1区域包含存储单元。第2区域与第1区域不同。多个第1导电体层在衬底的上方相互在第1方向相隔而积层。多个第2导电体层在多个第1导电体层的上方相互在第1方向相隔而积层。第1绝缘体层设置在最上层的第1导电体层与最下层的第2导电体层之间。柱在第1区域内贯通多个第1导电体层、多个第2导电体层及第1绝缘体层。多个第1接点在第2区域内分别连接于多个第1导电体层。多个第2接点在第2区域内本文档来自技高网...

【技术保护点】
1.一种半导体存储装置，其特征在于具备：/n积层部，设置在包含存储单元的第1区域及与所述第1区域不同的第2区域，所述积层部包含多个第1导电体层、多个第2导电体层、及第1绝缘体层，所述多个第1导电体层在衬底的上方相互在第1方向相隔而积层，所述多个第2导电体层在所述多个第1导电体层的上方相互在所述第1方向相隔而积层，所述第1绝缘体层设置在最上层的第1导电体层与最下层的第2导电体层之间；/n柱，在所述第1区域内贯通所述多个第1导电体层、所述多个第2导电体层、及所述第1绝缘体层；/n多个第1接点，在所述第2区域内分别连接于所述多个第1导电体层；及/n多个第2接点，在所述第2区域内分别连接于所述多个第2...

【技术特征摘要】
20190205 JP 2019-0190651.一种半导体存储装置，其特征在于具备：
积层部，设置在包含存储单元的第1区域及与所述第1区域不同的第2区域，所述积层部包含多个第1导电体层、多个第2导电体层、及第1绝缘体层，所述多个第1导电体层在衬底的上方相互在第1方向相隔而积层，所述多个第2导电体层在所述多个第1导电体层的上方相互在所述第1方向相隔而积层，所述第1绝缘体层设置在最上层的第1导电体层与最下层的第2导电体层之间；
柱，在所述第1区域内贯通所述多个第1导电体层、所述多个第2导电体层、及所述第1绝缘体层；
多个第1接点，在所述第2区域内分别连接于所述多个第1导电体层；及
多个第2接点，在所述第2区域内分别连接于所述多个第2导电体层；且
所述第1绝缘体层的所述第1方向上的厚度在所述第1区域内比在所述第2区域内厚。


2.根据权利要求1所述的半导体存储装置，其特征在于：所述积层部具有在所述第1区域与所述第2区域之间的第3区域内所述第1绝缘体层的上表面倾斜的部分。


3.根据权利要求2所述的半导体存储装置，其特征在于：所述多个第2导电体层具有在所述第3区域内沿着所述第1绝缘体层的上表面倾斜的部分。


4.根据权利要求1所述的半导体存储装置，其特征在于：所述第2区域内的所述第1绝缘体层的所述第1方向上的厚度，与相邻的第1导电体层间的第2绝缘体层的所述第1方向上的厚度相同，且与相邻的第2导电体层间的第3绝缘体层的所述第1方向上的厚度相同。


5.根据权利要求1所述的半导体存储装置，其特征在于：所述柱具有第1部分、第2部分、及接合部，所述第1部分贯通所述多个第1导电体层而设置，所述第2部分贯通所述多个第2导电体层而设置，所述接合部设置在所述第1部分与所述第2部分之间，
所述柱的外径是所述接合部比所述第1部分的上端大，且所述接合部比所述第2部分的下端大。


6.根据权利要求1所述的半导体存储装置，其特征在于：所述积层部包含多个第3导电体层，这些多个第3导电体层在设置着所述多个第1接点的区域与设置着所述多个第2接点的区域之间的所述第2区域内，设置在与所述多个第2导电体层分别相同的层，且所述多个第3导电体层与所述多个第2导电体层绝缘。


7.根据权利要求1所述的半导体存储装置，其特征在于：在所述第2区域内，所述第1导电体层的各者具有不与上层的第1导电体层重叠的平台部分，所述第2导电体层的各者具有不与上层的第2导电体层重叠的平台部分，所述多个第1接点分别连接于所述第1导电体层的各者的平台部分，所述多个第2接点分别连接于所述第2导电体层的各者的平台部分。


8.根据权利要求1所述的半导体存储装置，其特征在于：在所述第2区域内，所述多个第1接点及所述多个第2接点的各者分别形成在从所述积层部的最上层到达至所述多个第1导电体层及所述多个第2导电体层的各者的多个孔内。


9.根据权利要求1所述的半导体存储装置，其特征在于：所述第1绝缘体层在所述第2区域中的所述第1区域的附近断开。


10.根据权利要求9所述的半导体存储装置，其特征在于：所述积层部在与在所述第2区域断开的所述第1绝缘体层对应的层，还包含除所述多个第1导电体层及所述多个第2导电体层以外的中间导电体层。


11.一种半导体存储装置，其特征在于具备：
积层部，设置在包含存储单元的第1区域及与所述第...

【专利技术属性】
技术研发人员：松本壮太，柴田润一，西村贵仁，鷲田一博，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本;JP