半导体结构及其形成方法技术

一种半导体结构包含多个叠层、多个有源柱状元件、以及一绝缘材料。这些叠层通过多个沟道彼此分离。这些有源柱状元件设置在沟道中，且在这些沟道的每一者中彼此分离。有源柱状元件分别在其二侧包括二个n型重掺杂部分。n型重掺杂部分分别在一实质上垂直的方向上延伸。n型重掺杂部分分别连接这些叠层中的二个对应叠层。绝缘材料位在这些沟道中介于有源柱状元件之间的剩余空间中。绝缘材料为一硅玻璃，该硅玻璃包括一种可应用为n型掺杂物的元素。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术是关于一种半导体结构及其形成方法。本专利技术特别是关于一种包括在一实质上垂直的方向上延伸且从上至下具有均匀的掺杂浓度的n型重掺杂部分的半导体结构及其形成方法。
技术介绍
为了减少体积、降低重量、增加功率密度、和改善可移植性等理由，已发展出三维(3D)半导体结构。典型地，包括多个层的叠层可形成在基板上，并通过高深宽比的沟道彼此分离。在一些类型的3D半导体结构中，可进一步地在沟道中配置在垂直方向上延伸的掺杂部分。这类掺杂部分可通过形成垂直配置的多晶硅层的工艺和随后的(离子)注入工艺来制造。然而，由于注入工艺典型地是从整体结构的上方进行，且这些部分是垂直地配置在高深宽比的沟道中，因此在垂直方向上难以得到均匀的掺杂浓度。一般来说，接近顶部的掺杂浓度高于接近底部的掺杂浓度。这种情况可能导致接近顶部的装置和接近底部的装置之间有电性差异。
技术实现思路
本专利技术是针对一种半导体结构及其形成方法。根据本专利技术，能够在该半导体结构中提供在一实质上垂直的方向上延伸且从上至下具有均匀的掺杂浓度的n型重掺杂部分本文档来自技高网...

【技术保护点】
1.一种半导体结构，包括：/n多个叠层，通过多个沟道彼此分离；/n多个有源柱状元件，设置在这些沟道中，且在这些沟道的每一者中彼此分离，其中这些有源柱状元件分别在这些有源柱状元件的每一者的二侧包括二个n型重掺杂部分，这些n型重掺杂部分分别在一垂直的方向上延伸，且这些n型重掺杂部分分别连接这些叠层中的二个对应叠层；以及/n一绝缘材料，位在这些沟道中介于这些有源柱状元件之间的剩余空间中，其中该绝缘材料为一硅玻璃，该硅玻璃包括一种可应用为n型掺杂物的元素。/n

【技术特征摘要】
20190104 US 16/239,6811.一种半导体结构，包括：
多个叠层，通过多个沟道彼此分离；
多个有源柱状元件，设置在这些沟道中，且在这些沟道的每一者中彼此分离，其中这些有源柱状元件分别在这些有源柱状元件的每一者的二侧包括二个n型重掺杂部分，这些n型重掺杂部分分别在一垂直的方向上延伸，且这些n型重掺杂部分分别连接这些叠层中的二个对应叠层；以及
一绝缘材料，位在这些沟道中介于这些有源柱状元件之间的剩余空间中，其中该绝缘材料为一硅玻璃，该硅玻璃包括一种可应用为n型掺杂物的元素。


2.如权利要求1所述的半导体结构，
其中这些叠层分别包括交替叠层的多个导电条带和多个绝缘条带；
其中这些有源柱状元件分别还包括：
二个存储层，分别设置在该二个对应叠层的侧壁上；
二个通道层，设置在该二个存储层之间，其中该二个通道层分别设置在该二个存储层的侧壁上；及
一绝缘层，设置在该二个通道层之间；
其中该二个通道层和该绝缘层位在该二个n型重掺杂部分之间；且
其中多个存储单元定义在这些导电条带和这些通道层的交点。


3.如权利要求2所述的半导体结构，其中这些有源柱状元件分别还包括：
一接触件插塞，设置在该绝缘层上；及
一p型掺杂区，设置在该绝缘层下。


4.如权利要求3所述的半导体结构，其中这些n型重掺杂部分分别包括：
二个n型重掺杂部位，分别设置在靠近该二个对应叠层处；及
一绝缘部位，设置在该二个n型重掺杂部位之间。


5.如权利要求4所述的半导体结构，其中该接触件插塞经历p型注入并具有一第一掺杂浓度，该二个n型重掺杂部位具有一第二掺杂浓度，且该第二掺杂浓度高于该第一掺杂浓度。


6.如权利要求1所述的半导体结构，其中该硅玻璃为磷硅玻璃(PSG)或砷硅玻璃(ASG)...

【专利技术属性】
技术研发人员：胡志玮，叶腾豪，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71