半导体存储器装置及其制造方法制造方法及图纸

半导体存储器装置及其制造方法。一种半导体存储器装置包括：层叠结构，其包括在基板上交替地层叠的多个导电层和多个层间绝缘层；设置在层叠结构中的多个阶梯槽，多个所述阶梯槽具有彼此不同的深度；以及开口部分，其穿透层叠结构以接触基板并在侧壁上具有台阶，所述台阶的高度与多个阶梯槽之间的深度差对应。

Semiconductor memory device and its manufacturing method

【技术实现步骤摘要】
半导体存储器装置及其制造方法
本公开的一方面涉及半导体存储器装置及其制造方法，更具体地，涉及一种三维(3-D)半导体存储器装置及其制造方法。
技术介绍
为了满足消费者所需求的优异性能和低成本，需要增加半导体存储器装置的集成度。二维或平面存储器装置的集成度很大程度上受精细图案形成技术的水平影响，因为其由单位存储器单元所占据的面积确定。二维半导体存储器装置的集成度的进一步增加是可能的，但是其由于使精细图案小型化所需的设备的高成本而受到限制。为了克服该限制，最近开发了单位存储器单元三维设置的三维半导体存储器装置。
技术实现思路
根据本公开的一方面，提供了一种三维半导体装置。根据三维半导体装置的实施方式，该半导体存储器装置可包括：层叠结构，其包括在基板上交替地层叠的多个导电层和多个层间绝缘层；设置在层叠结构中的多个阶梯槽，多个所述阶梯槽具有彼此不同的深度；以及开口部分，其穿透层叠结构以接触基板并在侧壁上具有台阶，所述台阶的高度与多个阶梯槽之间的深度差对应。根据三维半导体装置的另一实施方式，该半导体存储器装置可本文档来自技高网...

【技术保护点】
1.一种半导体存储器装置，该半导体存储器装置包括：/n层叠结构，该层叠结构包括在基板上交替地层叠的多个导电层和多个层间绝缘层；/n设置在所述层叠结构中的多个阶梯槽，多个所述阶梯槽具有彼此不同的深度；以及/n开口部分，该开口部分穿透所述层叠结构以暴露所述基板，该开口部分在其侧壁上具有高度与多个所述阶梯槽中的两个阶梯槽之间的深度差对应的至少一个台阶。/n

【技术特征摘要】
20181119 KR 10-2018-01422641.一种半导体存储器装置，该半导体存储器装置包括：
层叠结构，该层叠结构包括在基板上交替地层叠的多个导电层和多个层间绝缘层；
设置在所述层叠结构中的多个阶梯槽，多个所述阶梯槽具有彼此不同的深度；以及
开口部分，该开口部分穿透所述层叠结构以暴露所述基板，该开口部分在其侧壁上具有高度与多个所述阶梯槽中的两个阶梯槽之间的深度差对应的至少一个台阶。


2.根据权利要求1所述的半导体存储器装置，其中，所述开口部分在第三方向上穿透所述层叠结构，并且其中，随着在所述第三方向上距所述基板的距离越增加，所述开口部分在第一方向和第二方向上的宽度越大。


3.根据权利要求1所述的半导体存储器装置，其中，各个所述阶梯槽包括具有多个台阶的台阶结构，各个所述台阶具有与所述导电层的垂直间距相同的高度，并且
多个所述阶梯槽之间的深度差的大小是所述导电层的所述垂直间距的K倍，
其中，K是大于2且小于N+1的自然数，
其中，N是包括在所述台阶结构中的台阶的数量。


4.根据权利要求1所述的半导体存储器装置，该半导体存储器装置还包括将所述层叠结构分离为第一存储块和第二存储块的狭缝，并且其中，所述开口部分连接到所述狭缝。


5.根据权利要求4所述的半导体存储器装置，其中，所述开口部分不分割所述第一存储块和所述第二存储块的所述层间绝缘层和所述导电层。


6.根据权利要求1所述的半导体存储器装置，
其中，所述基板包括穿透所述层叠结构的多个沟道层所在的单元区域以及所述层叠结构的一端所在的第一连接区域，并且
其中，所述阶梯槽和所述开口部分设置在所述第一连接区域处。


7.根据权利要求1所述的半导体存储器装置，
其中，所述基板包括在第一方向上彼此间隔开的第一单元区域和第二单元区域以及设置在所述第一单元区域和所述第二单元区域之间的第二连接区域，其中，穿透所述层叠结构的多个沟道层位于所述第一单元区域和所述第二单元区域中，并且
其中，所述阶梯槽和所述开口部分设置在所述第二连接区域。


8.根据权利要求7所述的半导体存储器装置，该半导体存储器装置还包括沿着所述第一方向延伸并将所述层叠结构分离为第一存储块和第二存储块的狭缝，并且
其中，所述阶梯槽和所述开口部分不分割所述第一存储块和所述第二存储块的所述层间绝缘层和所述导电层。


9.根据权利要求1所述的半导体存储器装置，该半导体存储器装置还包括：
绝缘层，该绝缘层填充在所述开口部分中；以及
接触插塞，该接触插塞穿透所述绝缘层，并且连接到所述基板或设置在所述基板下方的基层上方的下布线。


10.一种半导体存储器装置，该半导体存储器装置包括：
存储器结构，该存储器结构包括在基板上在垂直方向上突出的多个沟道层、在所述基板上沿着所述沟道层交替地层叠的多个层间绝缘层和多个导电层；
逻辑结构，该逻辑结构设置在所述基板下方的基层上，该逻辑结构包括逻辑电路以及电连接到所述逻辑电路的多条下布线；
多个阶梯槽，多个所述阶梯槽设置在包括所述层间绝缘层和所述导电层的层叠结构中，多个所述阶梯槽具有彼此不同的深度；
开口部分，该开口部分穿透所述层叠结构以接触所述基板并且在侧壁上包括多个台阶，所述台阶的高度与多个所述阶梯槽之间的深度差对应；以及
接触插塞，该接触插塞穿透填充在所述开口部分中的绝缘层，该接触插塞接触多条所述下布线中的一条。


11.根据权利要求10所述的半导体存储器装置，其中，所述基板包括在所述基板上沿着第一方向交替地设置的多个单元区域和多个...

【专利技术属性】
技术研发人员：吴星来，金东赫，朴泰成，丁寿男，崔畅云，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR