高密度且可靠的垂直自然电容器制造技术

本公开的各个方面涉及集成电路。该集成电路可以包括衬底、第一组金属层，该第一组金属层包括在衬底上方的多个第一指，其中第一指被形成为不具有过孔。集成电路进一步包括第二组金属层，该第二组金属层包括在第一组金属层上方的多个第二指，其中第二指被形成为具有过孔，并且其中第一组金属层和第二组金属层由7nm或更小的工艺技术节点而形成。

【技术实现步骤摘要】
【国外来华专利技术】高密度且可靠的垂直自然电容器相关申请的交叉引用本专利申请要求于2018年1月2日提交的标题为“HIGHDENSITYANDRELIABLEVERTICALNATURALCAPACITORS”的非临时专利申请号15/860005的优先权，该申请被转让给本申请的受让人并由此通过引用明确地并入本文。
本公开的各个方面总体上涉及集成电路，并且更特别地，涉及包括垂直自然电容器(VNCAPS)的集成电路。
技术介绍
集成电路通常被用于电子设备，该电子设备包括蜂窝电话、摄像机、便携式音乐播放器、打印机、计算机、基于位置的设备等。集成电路可以包括有源器件、无源器件及其互连的组合。片上电容器是集成电路的关键组件。这些电容器被用于各种用途，包括用于模拟和射频集成电路应用的旁路和电容匹配。因为传统的诸如金属绝缘体金属(MIM)电容器的平面电容器需要额外的工艺步骤和掩模，所以具有通过过孔连接的相间交叉金属结构的垂直自然电容器(VNCAP)通常被用于先进的互补金属氧化物半导体(CMOS)技术。在诸如7nm及更小的小节点处，在连接VNCAP的相间交叉结构或本文档来自技高网...

【技术保护点】
1.一种制造集成电路的方法，包括：/n提供衬底；/n在所述衬底上方形成包括多个第一指的第一组金属层，所述多个第一指被形成为不具有过孔；以及/n在所述第一组金属层上方形成包括多个第二指的第二组金属层，所述多个第二指被形成为具有过孔，/n其中，所述第一组金属层和所述第二组金属层由7nm或更低的工艺技术节点而形成。/n

【技术特征摘要】
【国外来华专利技术】20180102 US 15/860,0051.一种制造集成电路的方法，包括：
提供衬底；
在所述衬底上方形成包括多个第一指的第一组金属层，所述多个第一指被形成为不具有过孔；以及
在所述第一组金属层上方形成包括多个第二指的第二组金属层，所述多个第二指被形成为具有过孔，
其中，所述第一组金属层和所述第二组金属层由7nm或更低的工艺技术节点而形成。


2.根据权利要求1所述的方法，进一步包括将所述第一组金属层和所述第二组金属层互连。


3.根据权利要求1所述的方法，进一步包括将所述第二组金属层互连。


4.根据权利要求3所述的方法，其中所述第二组金属层通过所述多个第二指上的所述过孔进行电互连。


5.根据权利要求4所述的方法，进一步包括在所述第二组金属层的部分和/或全部的所述多个第二指中形成所述过孔。


6.根据权利要求4所述的方法，进一步包括在最小密度为0.1％的至少两个最顶层金属层的所述多个第二指中形成所述过孔。


7.根据权利要求1所述的方法，其中所述第一组金属层包括1x金属层，其中x是所述工艺技术节点所允许的最小可再现尺寸。


8.根据权利要求1所述的方法，其中所述第一组金属层包括在两个连续层之间彼此平行或垂直的金属指。


9.根据权利要求1所述的方法，其中所述第二组金属层包括在1x金属层之上形成的金属层，其中x是所述工艺技术节点所允许的所述最小可再现尺寸。


10.根据权利要求1所述的方法，其中所述第二组金属层包括在两个连续层之间彼此平行和/或垂直的金属指。


11.根据权利要求9所述的方法，其中所述第二组金属层包括1.7x、2x和/或大于2x的金属层。


12.根据权利要求11所述的方法，进一步包括在介电常数为2.6或更小的超低k材料中形成2x或大于2x的所述金属层。


13.根据权利要求1所述的方法，其中所述工艺技术节点具有在所述第一组金属层和所述第二组金属层两者中所采用的约为40nm或更小的宽度/空间(W/...

【专利技术属性】
技术研发人员：鲍军静，陈峻，孙洋洋，S·S·宋，G·纳拉帕蒂，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US