调频连续波锁相环、传感装置和设备制造方法及图纸

本申请公开了一种调频连续波锁相环、传感装置和设备，包括：依次连接的鉴频鉴相器、电荷泵、滤波器和压控振荡器；以及，多模分频器，基于所述压控振荡器的输出信号产生分频信号，并将所述分频信号反馈至所述鉴频鉴相器；所述数字调制器包括并联的至少两个调制单元和选择器；所述选择器用于根据所述数字调制器的噪声对于所述锁相环的噪声贡献率，选择所述至少两个调制单元中的一个调制单元对所述数字输入信号进行调制输出。本实施例提供的技术方案通过选择器基于系统对调制器的需求选择合适的调制单元接入系统，实现多功能扫频模式和适应不同系统的需求。

【技术实现步骤摘要】
调频连续波锁相环、传感装置和设备
本申请实施例涉及传感
，尤其涉及一种调频连续波锁相环、传感装置和设备。
技术介绍
现代自动驾驶毫米波雷达系统依赖于频率调制连续波(Frequency-ModulatedContinuous-Wave，FMCW)锁相环(Phase-LockedLoop，PLL)提供连续频率可调的扫频波形。通常的FMCWPLL扫频功能的实现来源于数字调制器输入的连续变化，数字调制器将包含整数和小数的数字输入转化为控制多模分频器分频比的输出。在雷达系统中，不同用途的FMCWPLL对数字调制器的需求不同。为了满足不同的需求，存在多种数字调制器。由于数字调制器种类繁多，为了适应不同系统的需求，通常需要根据具体需求进行设计、开发、制造FMCWPLL；延长了雷达系统的设计周期，效率低下。
技术实现思路
本申请提供了一种调频连续波锁相环、传感装置和设备，实现多功能扫频模式和适应不同系统的需求。第一方面，本申请提供一种调频连续波锁相环，包括：依次连接的鉴频鉴相器、电荷泵、滤波器和压控振荡器；以及，多模分频器，基于所述压控振荡器的输出信号产生分频信号，并将所述分频信号反馈至所述鉴频鉴相器；数字调制器，用于以所述多模分频输出的所述分频信号作为时钟信号，对接收的数字输入信号进行调制并输出至所述多模分频器的分频比控制端口；其中，所述数字调制器包括并联的至少两个调制单元和选择器；所述选择器分别与各所述调制单元连接；所述选择器用于根据所述数字调制器的噪声对于所述锁相环的噪声贡献率，选择所述至少两个调制单元中的一个调制单元对所述数字输入信号进行调制输出。可选的，所述数字调制器具有时钟信号输入端口、数字信号输入端口和控制信号输出端口；所述多模分频器还具有分频信号输出端口；其中，所述时钟信号输入端口与所述分频信号输出端口连接，所述控制信号输出端口与所述分频比控制端口连接；以及各所述调制单元的信号输入端口分别连接至所述数字信号输入端口，各所述调制单元的时钟输入端口分别与所述时钟信号输入端口连接。可选的，各所述调制单元的输出端口分别通过所述选择器连接至所述分频信号输出端口。可选的，所述选择器是数据选择器。可选的，所述数据选择器是四选一选择器、八选一选择器、十六选一选择器中的任一种。可选的，所述至少两个调制单元包括并联的三级级联一阶单比特调制器和三阶三比特调制器。可选的，所述数字调制器中存储有预设精度阈值；其中，所述数字调制器还用于：在所述噪声贡献率小于所述预设精度阈值时选择所述三阶三比特调制器对所述数字输入信号进行调制输出；以及在所述噪声贡献率大于等于所述预设精度阈值时选择所述三级级联一阶单比特调制器对所述数字输入信号进行调制输出。第二方面，本申请提供一种传感装置，所述传感装置集成有如上述第一方面中任意一项所述的调频连续波锁相环。可选的，所述传感装置发射的目标检测波为毫米波。第三方面，本申请提供一种设备，包括：设备本体；以及设置于所述设备本体上的上述任一项所述的传感装置；其中，所述设备本体的控制装置与所述传感装置连接，用于根据所述传感装置所检测的目标信息调整所述设备本体的工作参数。上述实施例提供的调频连续波锁相环、传感装置和设备，包括：依次连接的鉴频鉴相器、电荷泵、滤波器和压控振荡器；以及，多模分频器，基于所述压控振荡器的输出信号产生分频信号，并将所述分频信号反馈至所述鉴频鉴相器；数字调制器，用于以所述多模分频输出的所述分频信号作为时钟信号，对接收的数字输入信号进行调制并输出至所述多模分频器的分频比控制端口；其中，所述数字调制器包括并联的至少两个调制单元和选择器；选择器分别与各所述调制单元连接；所述选择器用于根据所述数字调制器的噪声对于所述锁相环的噪声贡献率，选择所述至少两个调制单元中的一个调制单元对所述数字输入信号进行调制输出。本实施例提供的技术方案通过选择器基于系统对调制器的需求选择合适的调制单元接入系统，实现多功能扫频模式和适应不同系统的需求。附图说明图1是雷达系统收发信号的波形图；图2是调频连续波锁相环的结构示意图；图3为本申请实施例一提供的调频连续波锁相环的结构示意图；图4是本申请实施例二提供的优化后的数字调制器的结构示意图；图5是本申请实施例二提供的三级级联一阶单比特调制器的结构示意图；图6是本申请实施例二提供的三阶三比特调制器的结构示意图；图7是本申请实施例四提供的一种设备的结构示意图。具体实施方式下面结合附图和实施例对本申请作可选的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。现代自动驾驶毫米波雷达系统依赖于FMCWPLL提供连续频率可调的扫频波形。图1是雷达系统收发信号的波形图，如图1所示，在扫频连续波雷达系统中，雷达与目标之间的距离正比于接收信号(Receiver，RX)与发送信号(Transmitter，TX)在同一个线性调频信号(Chirp)内的频差，目标相对于雷达的速度正比于不同Chirp间的RX与TX之间频差的差值。RX与TX的频差由接收到的RX信号与本振(LocalOscillator，LO)经混频后基带信号的频率得到。而这些扫频波形由系统中可提供连续频率可调的FMCWPLL实现，任何FMCWPLL输出频率的非理想性因素均可能在基带信号中凸显出来，从而造成整个系统的误差或检查为虚假目标。图2是调频连续波锁相环的结构示意图，如图2所示，调频连续波锁相环包括依次连接的鉴频鉴相器(Phase-FrequencyDetector，PFD)、电荷泵(ChargePump，CP)、滤波器(Filter)和压控振荡器(Voltage-ControlledOscillator，VCO)，以及多模分频器(Multi-ModulusDivider，MMD)和数字调制器(DigitalSDM)。通常FMCWPLL，扫频功能的实现来源于数字调制器输入的连续变化，数字调制器将包含整数和小数的数字输入转化为控制多模分频器分频比的输出，由于调制器的输出到整个PLL的输出为低通函数，调制器低频非理想因素均会在PLL的输出频率中可见，进而出现在雷达系统的基带信号中。实施例一图3为本申请实施例一提供的调频连续波锁相环的结构示意图；本实施例可适用于不同需求的雷达系统的情况。该调频连续波锁相环集成在传感装置中，该传感装置应用在雷达系统、智能设备、交通工具、标识件等中。如图3所示，本申请实施例提供的调频连续波锁相环，可包括：依次连接的鉴频鉴相器11、电荷泵12、滤波器13和压控振荡器14；以及，多模分频器15，基于压控振荡器的输出信号产生分频信号，并将分频信号反馈至鉴频鉴相器；数字本文档来自技高网...

【技术保护点】
1.一种调频连续波锁相环，其特征在于，包括：/n依次连接的鉴频鉴相器、电荷泵、滤波器和压控振荡器；以及，/n多模分频器，基于所述压控振荡器的输出信号产生分频信号，并将所述分频信号反馈至所述鉴频鉴相器；/n数字调制器，用于以所述多模分频输出的所述分频信号作为时钟信号，对接收的数字输入信号进行调制并输出至所述多模分频器的分频比控制端口；/n其中，所述数字调制器包括并联的至少两个调制单元和选择器；所述选择器分别与各所述调制单元连接；/n所述选择器用于根据所述数字调制器的噪声对于所述锁相环的噪声贡献率，选择所述至少两个调制单元中的一个调制单元对所述数字输入信号进行调制输出。/n

【技术特征摘要】
1.一种调频连续波锁相环，其特征在于，包括：
依次连接的鉴频鉴相器、电荷泵、滤波器和压控振荡器；以及，
多模分频器，基于所述压控振荡器的输出信号产生分频信号，并将所述分频信号反馈至所述鉴频鉴相器；
数字调制器，用于以所述多模分频输出的所述分频信号作为时钟信号，对接收的数字输入信号进行调制并输出至所述多模分频器的分频比控制端口；
其中，所述数字调制器包括并联的至少两个调制单元和选择器；所述选择器分别与各所述调制单元连接；
所述选择器用于根据所述数字调制器的噪声对于所述锁相环的噪声贡献率，选择所述至少两个调制单元中的一个调制单元对所述数字输入信号进行调制输出。


2.根据权利要求1所述的调频连续波锁相环，其特征在于，所述数字调制器具有时钟信号输入端口、数字信号输入端口和控制信号输出端口；所述多模分频器还具有分频信号输出端口；
其中，所述时钟信号输入端口与所述分频信号输出端口连接，所述控制信号输出端口与所述分频比控制端口连接；以及
各所述调制单元的信号输入端口分别连接至所述数字信号输入端口，各所述调制单元的时钟输入端口分别与所述时钟信号输入端口连接。


3.根据权利要求2所述的调频连续波锁相环，其特征在于，各所述调制单元的输出端口分别通过所述选择器连接至所述分频信号输出端口。


4.根据权利要求1所述的调频连续波...

【专利技术属性】
技术研发人员：张新龙，周文婷，安发志，
申请(专利权)人：加特兰微电子科技上海有限公司，
类型：新型
国别省市：上海;31