防止锁相环时钟过冲的方法、电路及时钟产生装置制造方法及图纸

本发明专利技术涉及了一种防止锁相环时钟过冲的方法、电路及时钟产生装置，该防止锁相环时钟过冲的方法包括：获取锁相环的输入信号和反馈信号，并根据所述输入信号和所述反馈信号确定锁相环的当前状态，所述锁相环的状态包括锁定状态和失锁状态；在当前状态为失锁状态时，对锁相环的输出信号进行降频处理，并将降频处理后的信号作为时钟信号；在当前状态为锁定状态时，直接将锁相环的输出信号作为时钟信号。实施本发明专利技术的技术方案，能够更低成本、更可靠、更快速提供可用时钟，能提高软件运行效能，节省功耗。

【技术实现步骤摘要】
防止锁相环时钟过冲的方法、电路及时钟产生装置
本专利技术涉及锁相环领域，尤其涉及一种防止锁相环时钟过冲的方法、电路及时钟产生装置。
技术介绍
锁相环路是一种反馈控制电路，称为锁相环(Phase-LockedLoop，简称PLL)。他利用外部输入的参考信号控制环路内部振荡信号的频率和相位。在处理电子信号过程中，因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常广泛应用于闭环跟踪电路。在时钟领域，时钟锁相环被广泛应用于时钟的生成。结合图1所示的时钟锁相环，其通常由几个部分组成：鉴相器PD、环路滤波器LPF、压控振荡器VCO和环路分频器LPDIV。其中，鉴相器PD是一个完成相位比较的单元，其作用是比较输入信号Fin和反馈信号Fback之间的相位差，它的输出电压正比于两个输入信号之相位差。低通滤波器LPF是一个有源或无源低通滤波器，其作用是滤除鉴相器输出电压中的高频分量(包括混频及其他的高频噪声)，起到平滑滤波的作用，最终输出控制信号Vc，通常由电阻、电容或电感等组成，有时也包含运算放大器。压控振荡器VCO是一个振荡频率受控制本文档来自技高网...

【技术保护点】
1.一种防止锁相环时钟过冲的方法，所述锁相环包括鉴相器、低通滤波器、压控振荡器和环路分频器，其特征在于，在通过改变环路分频器的分频系数改变锁相环输出信号的频率时，进行以下步骤：/n获取锁相环的输入信号和反馈信号，并根据所述输入信号和所述反馈信号确定锁相环的当前状态，所述锁相环的状态包括锁定状态和失锁状态；/n在当前状态为失锁状态时，对锁相环的输出信号进行降频处理，并将降频处理后的信号作为时钟信号；/n在当前状态为锁定状态时，直接将锁相环的输出信号作为时钟信号。/n

【技术特征摘要】
1.一种防止锁相环时钟过冲的方法，所述锁相环包括鉴相器、低通滤波器、压控振荡器和环路分频器，其特征在于，在通过改变环路分频器的分频系数改变锁相环输出信号的频率时，进行以下步骤：
获取锁相环的输入信号和反馈信号，并根据所述输入信号和所述反馈信号确定锁相环的当前状态，所述锁相环的状态包括锁定状态和失锁状态；
在当前状态为失锁状态时，对锁相环的输出信号进行降频处理，并将降频处理后的信号作为时钟信号；
在当前状态为锁定状态时，直接将锁相环的输出信号作为时钟信号。


2.根据权利要求1所述的防止锁相环时钟过冲的方法，其特征在于，根据所述输入信号和所述反馈信号确定锁相环的当前状态，包括：
将所述输入信号与所述反馈信号进行比较，并判断两者的差异是否小于阈值；
若预设时段内两者的差异均小于阈值，则确定锁相环的当前状态为锁定状态；
若预设时段内两者的差异不小于阈值，则确定锁相环的当前状态为失锁状态。


3.根据权利要求1所述的防止锁相环时钟过冲的方法，其特征在于，对锁相环的输出信号进行降频处理，包括：
通过降频装置对锁相环的输出信号进行降频处理。


4.根据权利要求3所述的防止锁相环时钟过冲的方法，其特征在于，还包括：
获取锁相环的环路分频器的分频控制信号，并根据所述分频控制信号确定所述降频装置的降频系数，所述降频系数大于1.1。


5.一种防止锁相环时钟过冲的电路，所述锁相环包括鉴相器、低通滤波器、压控振荡器和环路分频器，其特征在于，所述防止锁相环时钟过冲的电路包括：
状态检测模块，用于获取锁相环的输入信号和反馈信号，并根据所述输入信号和所述反馈信号确定锁相环的当前状态，所述锁相环的状态包括锁定状态和失锁状态；
安全降频模块，用于在当前状态为失锁状态时，对锁相环的输出信号进行降频处理，并将降频处理后的信号作为时钟信号；在当前状态为锁定状态时，直接将锁相环的输出信号作为时钟信号。


6.根据权利要求5所述的防止...

【专利技术属性】
技术研发人员：熊江，
申请(专利权)人：炬芯珠海科技有限公司，
类型：发明
国别省市：广东;44