包含三维位线放电晶体管的三维存储器装置及其制造方法制造方法及图纸

一种三维存储器装置包含：第一绝缘层和第一导电层的第一交替堆叠，其位于衬底上方；存储器堆叠结构，其延伸穿过所述第一交替堆叠；以及位线，其上覆于所述存储器堆叠结构。提供竖直放电晶体管，其中每一个竖直放电晶体管包含延伸穿过第二绝缘层和第二导电层的第二交替堆叠的相应竖直放电晶体管通道，所述第二交替堆叠与所述第一交替堆叠横向间隔开。

【技术实现步骤摘要】
【国外来华专利技术】包含三维位线放电晶体管的三维存储器装置及其制造方法相关申请本申请要求2018年9月26日提交的第16/142,644号美国非临时专利申请的优先权，其全部内容以引用的方式并入本文中。
本公开大体上涉及半导体装置的领域，具体地说，涉及采用三维位线放电晶体管的三维存储器装置及其制造方法。
技术介绍
在T.Endoh等人的标题为“具有堆叠包围栅极晶体管(S-SGT)结构化单元的新型超高密度存储器(NovelUltraHighDensityMemoryWithAStacked-SurroundingGateTransistor(S-SGT)StructuredCell)”(IEDM学报(2001)33-36)的论文中公开了每单元具有一个位的三维竖直NAND串。通过以下操作来读取每个选定字线层级处的一组存储器单元的电荷状态：对位线放电(其也称为“预充电”)，向位线提供合适的电偏置使得每个位线处的电压由选定字线层级处的那一组存储器单元的电荷状态确定，并感测位线处的电压。总感测时间的绝大部分由放电时间确定，放电时间是通过排出由先前感测循环生成的残余电荷重置位线的电荷状态所耗费的时间。较快的放电时间可以加快采用竖直NAND串的三维存储器装置的操作。
技术实现思路
根据本公开的一方面，提供一种三维存储器装置，其包括：第一绝缘层和第一导电层的第一交替堆叠，其位于衬底上方；存储器堆叠结构，其延伸穿过所述第一交替堆叠，其中所述存储器堆叠结构中的每一个包括存储器膜和竖直半导体通道；第一漏极区，其位于所述竖直半导体通道中的相应一个的顶端上；位线，其电连接到所述第一漏极区的相应子集且上覆于所述存储器堆叠结构；第二绝缘层和第二导电层的第二交替堆叠，其位于所述衬底上方且与所述第一交替堆叠横向间隔开；以及竖直放电晶体管，其包含延伸穿过所述第二交替堆叠的相应竖直放电晶体管通道，其中所述第二导电层包括所述竖直放电晶体管的一个或多个栅极电极。根据本公开的另一方面，提供一种形成三维存储器装置的方法，其包括：在衬底上方形成第一绝缘层和第一导电层的第一交替堆叠，其中存储器堆叠结构延伸穿过所述第一交替堆叠，并且所述存储器堆叠结构中的每一个包括存储器膜和竖直半导体通道；在所述衬底上方形成第二绝缘层和第二导电层的第二交替堆叠，其中所述第二交替堆叠与所述第一交替堆叠横向间隔开，包含相应竖直放电晶体管通道的竖直放电晶体管延伸穿过所述第二交替堆叠，并且所述第二导电层彼此之间电连接并构成并行切换所述竖直放电晶体管的公共栅极电极；形成电连接到所述竖直半导体通道的相应子集和所述竖直放电晶体管通道的相应子集的上端的位线。附图说明图1是根据本公开的实施例的在形成至少一个外围装置和半导体材料层之后的示例性结构的示意性竖直横截面图。图2是根据本公开的实施例的在形成绝缘层和牺牲材料层的交替堆叠之后的示例性结构的示意性竖直横截面图。图3是根据本公开的实施例的在形成阶梯式阶台和逆向阶梯式电介质材料部分之后的示例性结构的示意性竖直横截面图。图4A是根据本公开的实施例的在形成存储器开口、放电晶体管开口和支撑开口之后的示例性结构的示意性竖直横截面图。图4B是图4A的示例性结构的俯视图。竖直平面A-A'是图4A的横截面的平面。图5A至5H是根据本公开的实施例的在其中形成存储器堆叠结构、任选的电介质芯和漏极区期间的示例性结构内的存储器开口的连续示意性竖直横截面图。图6是根据本公开的实施例的在形成存储器堆叠结构、放电晶体管柱结构和支撑柱结构之后的示例性结构的示意性竖直横截面图。图7A是根据本公开的实施例的在形成背侧沟槽之后的示例性结构的示意性竖直横截面图。图7B是图7A的示例性结构的局部透视俯视图。竖直平面A-A'是图7A的示意性竖直横截面图的平面。图7C是沿着图7B的竖直平面C-C'的示例性结构的示意性竖直横截面图。图8是根据本公开的实施例的在形成背侧凹部之后的示例性结构的示意性竖直横截面图。图9A至9D是根据本公开的实施例的在形成导电层期间的示例性结构的一区域的连续竖直横截面图。图10是在图9D的处理步骤处的示例性结构的示意性竖直横截面图。图11A是根据本公开的实施例的在从背侧沟槽内去除所沉积的导电材料之后的示例性结构的示意性竖直横截面图。图11B是图11A的示例性结构的局部透视俯视图。竖直平面A-A'是图11A的示意性竖直横截面图的平面。图11C是沿着图11B的竖直平面C-C'的示例性结构的示意性竖直横截面图。图11D是沿着图11B的竖直平面D-D'的示例性结构的示意性竖直横截面图。图12A是根据本公开的实施例的在形成绝缘间隔物和背侧触点结构之后的示例性结构的示意性竖直横截面图。图12B是图12A的示例性结构的一区域的放大图。图13A是根据本公开的实施例的在形成额外触点通孔结构之后的示例性结构的示意性竖直横截面图。图13B是图13A的示例性结构的俯视图。竖直平面A-A'是图13A的示意性竖直横截面图的平面。图14A是根据本公开的实施例的在形成金属互连线路之后的示例性结构的示意性竖直横截面图。图14B是图14A的示例性结构的俯视图。竖直平面A-A'是图14A的示意性竖直横截面图的平面。图14C是沿着图11B的竖直平面C-C'的示例性结构的示意性竖直横截面图。图14D是图14A至14C的包含与图14B的区域不同的区域的示例性结构的另一俯视图。图15A和15B是根据本公开的实施例的示例性结构的替代性配置的示意性竖直横截面图。图16是根据本公开的实施例的示例性结构的示意性鸟瞰图。图17是根据本公开的实施例的位线放电晶体管的电路示意图。图18是根据本公开的实施例的示例性结构的另一配置的竖直横截面图。图19是根据本公开的实施例的示例性结构的替代性配置的平面图。图20是根据本公开的实施例的示例性结构的又一替代性配置的平面图。图21是根据本公开的实施例的示例性结构的又一配置的竖直横截面图以及包含示例性结构的一部分的透视图的插图。具体实施方式如上文所论述，本公开涉及一种采用三维位线放电晶体管的三维存储器装置及其制造方法，下文描述了它们的各个方面。本公开的实施例可用于形成包含多层级存储器结构的各个结构，多层级存储器结构的非限制性实例包含半导体装置，例如包括多个NAND存储器串的三维单片存储器阵列装置。图式未按比例绘制。除非明确地描述或以其它方式清楚地指示不存在元件的重复，否则在说明元件的单个实例的情况下，可重复元件的多个实例。如“第一”、“第二”以及“第三”等序数仅用于识别类似元件，且可以在本专利技术的整个说明书和权利要求书中采用不同序数。相同附图标号是指相同元件或类似元件。除非另外指示，否则假定具有相同附图标号的元件具有相同组成。除非另外指示，否则元件之间的“接触”是指元件之间的直接接触，它提供由所述元件共享的边缘本文档来自技高网...

【技术保护点】
1.一种三维存储器装置，其包括：/n第一绝缘层和第一导电层的第一交替堆叠，其位于衬底上方；/n存储器堆叠结构，其延伸穿过所述第一交替堆叠，其中所述存储器堆叠结构中的每一个包括存储器膜和竖直半导体通道；/n第一漏极区，其位于所述竖直半导体通道中的相应一个的顶端上；/n位线，其电连接到所述第一漏极区的相应子集且上覆于所述存储器堆叠结构；/n第二绝缘层和第二导电层的第二交替堆叠，其位于所述衬底上方且与所述第一交替堆叠横向间隔开；以及/n竖直放电晶体管，其包含延伸穿过所述第二交替堆叠的相应竖直放电晶体管通道，其中所述第二导电层包括所述竖直放电晶体管的一个或多个栅极电极。/n

【技术特征摘要】
【国外来华专利技术】20180926 US 16/142,6441.一种三维存储器装置，其包括：
第一绝缘层和第一导电层的第一交替堆叠，其位于衬底上方；
存储器堆叠结构，其延伸穿过所述第一交替堆叠，其中所述存储器堆叠结构中的每一个包括存储器膜和竖直半导体通道；
第一漏极区，其位于所述竖直半导体通道中的相应一个的顶端上；
位线，其电连接到所述第一漏极区的相应子集且上覆于所述存储器堆叠结构；
第二绝缘层和第二导电层的第二交替堆叠，其位于所述衬底上方且与所述第一交替堆叠横向间隔开；以及
竖直放电晶体管，其包含延伸穿过所述第二交替堆叠的相应竖直放电晶体管通道，其中所述第二导电层包括所述竖直放电晶体管的一个或多个栅极电极。


2.根据权利要求1所述的三维存储器装置，其中所述第二导电层中的每一个的位置与所述衬底相隔的竖直距离和所述第一导电层中的相应一个与所述衬底相隔的竖直距离相同。


3.根据权利要求1所述的三维存储器装置，其中所述第二导电层的总数与所述第一导电层的总数相同。


4.根据权利要求1所述的三维存储器装置，其进一步包括至少一个源极区，所述源极区位于所述衬底的一部分中或所述衬底上方，电连接到所述竖直半导体通道中的每一个的底端，并且电连接到所述竖直放电晶体管通道中的每一个的底端。


5.根据权利要求4所述的三维存储器装置，其中：
所述存储器堆叠结构包括竖直NAND串；且
所述第一导电层包括所述竖直NAND串的字线。


6.根据权利要求1所述的三维存储器装置，其中：
每个存储器膜包括第一层堆叠，所述第一层堆叠包含电荷存储层和隧穿电介质；
所述竖直半导体通道中的每一个和所述竖直放电晶体管通道中的每一个包括具有相同掺杂剂浓度的相同掺杂半导体材料；且
所述竖直放电晶体管中的每一个包括栅极电介质，所述栅极电介质包括包含第一栅极电介质子层和第二栅极电介质子层的第二层堆叠，所述第一栅极电介质子层具有与所述电荷存储层相同的组成和相同的厚度，所述第二栅极电介质子层具有与所述隧穿电介质相同的组成和相同的厚度。


7.根据权利要求1所述的三维存储器装置，其中：
所述存储器堆叠结构布置成沿着第一水平方向延伸的行；
所述位线沿着第二水平方向横向延伸；且
所述第一交替堆叠和所述第二交替堆叠通过电介质壁结构彼此横向间隔开，所述电介质壁结构在所述第一方向上竖直延伸穿过所述第一交替堆叠内的每个层的层级，并且沿着所述第一水平方向横向延伸。


8.根据权利要求1所述的三维存储器装置，其中：
所述第二导电层通过导电通孔结构彼此电连接，所述导电通孔结构接触所述第二导电层中的每一个；且
所述导电通孔结构和所述第二导电层构成所述竖直放电晶体管的公共栅极电极。


9.根据权利要求1所述的三维存储器装置，其进一步包括接触所述第二导电层中的相应一个的栅极电极触点通孔结构，其中通过向所述栅极电极触点通孔结构施加读取电压来接通所述竖直放电晶体管。


10.根据权利要求1所述的三维存储器装置，其进一步包括一行感测放大器，所述一行感测放大器位于所述衬底上且包含相应输入节点，所述相应输入节点通过相应贯穿存储器层级通孔结构连接到所述位线中的相应一个，所述相应贯穿存储器层级通孔结构竖直延伸穿过所述第一导电层的每一层级。

【专利技术属性】
技术研发人员：西川昌利，H齐布冯戈德泽，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：美国;US